前瞻科技
| 科技焦点
2026, 5(3): 70-78
解释摩尔定律和韬定律
全屏
全屏
作者信息
- 1军事科学院系统工程研究院, 北京 100840
- 2中英人寿保险有限公司, 北京 100020
李德毅，中国工程院院士，研究员。中国人工智能学会和中国指挥和控制学会名誉理事长。主要从事计算机工程、不确定性人工智能、数据挖掘、知识发现、智能驾驶、认知物理学和认知工程研究。电子信箱：lidy@cae.cn
赫南，中英人寿保险有限公司AI架构师。主要从事不确定性人工智能、复杂网络及人工智能技术架构研究。电子信箱：henan@vip.qq.com。
通信作者:
Interpreting Moore’s Law and the τ Scaling Law: A Path to Performance Enhancement from Spatial Compression to Temporal Compression
Affiliations
- 1Institute of Systems Engineering, Academy of Military Sciences, Beijing 100840, China
- 2AVIVA-COFCO Life Insurance Co., Ltd., Beijing 100020, China
出版时间: 2026-09-20
doi: 10.3981/j.issn.2097-0781.20260023
文章导航
摘要
收起
摩尔定律通过晶体管几何缩微和集成度提升长期推动电子计算效能增长。随着登纳德缩放失效，以及功耗、互连、存储和散热约束显性化，半导体效能提升正在由器件尺度主导，拓展到电路、芯片和系统的多层级时间优化。文章以认知物理学的物质、能量、结构、时间四要素为概念框架，将芯片和计算系统视为机器认知的物质硬构体，分析摩尔定律与韬定律之间的内在连续性。研究表明，摩尔定律主要通过物质尺度下降和空间结构增密释放性能、能效与成本红利；韬定律则通过逻辑折叠、就近互连、软硬协同和系统互联重构，推动关键路径、数据搬运、通信同步及端到端执行时间的协同优化。从摩尔定律到韬定律，并非一种规律取代另一种规律，而是半导体效能优化由单一几何缩微主导走向几何缩微与多层级时间优化并行的维度拓展。物质提供载体，能量驱动状态变化，结构组织信息和能量的路径，时间使计算过程形成连续时序；四要素的耦合为理解后摩尔时代芯片架构、智能计算系统及其能耗、散热和可靠性约束提供了统一的解释视角。
摩尔定律
/
韬定律
/
认知物理学
/
空间压缩
/
时间压缩
/
逻辑折叠
/
系统级时间优化
Moore’s law has long driven the growth of electronic computing performance through geometric transistor scaling and increased integration density. With the breakdown of Dennard scaling and the increasing prominence of power, interconnect, memory, and thermal constraints, semiconductor performance improvement is expanding from device-dominated scaling to multilevel temporal optimization across circuits, chips, and systems. This paper employs matter, energy, structure, and time from cognitive physics as a conceptual framework, regards chips and computing systems as the material substrate of machine cognition, and examines the intrinsic continuity between Moore’s law and the τ scaling law. The analysis shows that Moore’s law primarily delivers performance, energy-efficiency, and cost benefits through reduced physical dimensions and increased spatial density, whereas the Tau scaling law promotes coordinated optimization of critical paths, data movement, communication synchronization, and end-to-end execution time through logic folding, local interconnection, hardware-software co-design, and system interconnect reconfiguration. The transition from Moore’s law to the Tau scaling law is therefore not the replacement of one law by another, but an expansion of semiconductor performance optimization from geometry-dominated scaling toward the parallel development of spatial and temporal scaling. Matter provides the physical carrier, energy drives state transitions, structure organizes the paths of information and energy, and time enables computational processes to unfold in continuous temporal sequences. The coupling of these four elements offers a unified interpretive perspective for understanding post-Moore chip architectures, intelligent computing systems, and their constraints in terms of energy consumption, thermal dissipation, and reliability.
Moore’s law
/
τ scaling law
/
cognitive physics
/
spatial scaling
/
temporal scaling
/
logic folding
/
system-level optimization
李德毅, 赫南.
解释摩尔定律和韬定律.
前瞻科技,
2026
, 5
(3)
: 70
-78
.
DOI: 10.3981/j.issn.2097-0781.20260023
Deyi LI, Nan HE.
Interpreting Moore’s Law and the τ Scaling Law: A Path to Performance Enhancement from Spatial Compression to Temporal Compression[J].
Science and Technology Foresight,
2026
, 5
(3)
: 70
-78
.
DOI: 10.3981/j.issn.2097-0781.20260023
正文
收起
1 核心概念与分析框架
收起
1.1 空间压缩与几何缩微
空间压缩是文章对电子计算技术长期演进特征的概括，既包括器件尺寸减小，也包括连接缩短、功能集成和系统体积收敛；几何缩微则有更具体的半导体含义，主要指晶体管及互连特征尺寸随工艺代际持续缩小，并由此提高单位面积器件密度。前者是较宽泛的解释概念，后者是其中可由工艺节点、特征尺寸和晶体管密度表征的工程过程。
因此，从电子管到集成电路可以称为空间结构的持续压缩；进入硅基集成电路以后，摩尔定律将其中的几何缩微和密度增大变成了产业共同遵循的技术节奏。空间压缩并不等同于把物体简单做小，只有器件、互连和功能按照一定结构重新组织、压缩才可能转化为性能、能效和可靠性收益。
1.2 时间压缩、时间缩微与τ缩微
时间压缩是文章为统摄不同层级时间优化而采用的分析概念，指减少计算系统完成状态转换、信号传播、数据访问、通信同步和端到端任务所需的时间。时间缩微则强调某一明确时间指标随技术代际持续下降。τ缩微是华为韬定律采用的技术表述，覆盖器件、电路、芯片和系统多个层级，但并不意味着这些层级共用一个具有相同物理含义的时间常数。
文章沿用韬定律的表述，以τ表示不同层级的特征时延，各层级τ的物理含义和测量条件并不相同。器件电阻−电容（Resistance-Capacitance，RC）时间常数、关键路径延迟、时钟周期、存储访问时间、数据搬运时间和系统端到端时延，都可以用时间单位表示，却分别由不同结构、工作负载和边界条件决定。吞吐量反映单位时间内完成的工作量，是时间优化可能产生的系统结果，也不能直接等同于τ。相关概念的边界和关系见表1。
1.3 四要素框架的解释作用
物质、能量、结构和时间具有不同的物理内涵和度量方式，共同构成文章的概念性解释框架：摩尔缩微首先改变物质尺度和空间结构，时间收益在早期随之出现；当功耗、互连和存储成为瓶颈后，结构如何组织能量流、信息流和时间序，逐渐成为系统效能的重要问题。该框架用于揭示不同层级之间的联系，并与器件、电路、芯片、系统已有的定量模型和实验数据相互补充。
生物认知系统与硅基计算硬件具有不同的运行机制：前者依靠代谢、神经活动和具身交互维持运行，后者依靠电源、时钟、程序和制造结构执行任务。二者可以在“物质承载−能量驱动−结构组织−时间展开”的抽象层面比较，由此为理解机器认知硬构体中的能量流、结构组织和时间过程提供跨学科视角。
2 几何缩微及其收益边界
收起
2.1 从电子管到集成电路
从电子管到晶体管、分立元器件、集成电路，本质上是在做3件事：把器件做小，把连接做短，把系统做密。电子管体积大、功耗高、寿命和可靠性受限；晶体管把开关器件从真空管压缩为固态器件；集成电路进一步把分立器件、焊点和板级连接共同收进芯片，使原来由机柜、电路板和模块完成的功能逐步变成片上系统。
2.2 摩尔缩微、登纳德缩放与主频红利
处理器主频从千赫兹（kHz）、兆赫兹（MHz）提升到吉赫兹（GHz），是几何缩微曾经释放出的局部时间收益。时钟频率提高意味着时钟周期缩短，单位时间内可以完成更多状态转换。这种时间压缩主要体现在处理器的时钟周期，并不意味着存储访问时间、芯片间通信时延和端到端任务执行时间也会同步缩短。
2.3 从器件瓶颈到系统瓶颈
3 多层级时间优化与韬定律
收起
3.1 韬定律的学术定位
3.2 多层级时间指标
讨论时间缩微，首先要说明缩微什么。器件级开关时间和RC时间常数由材料、器件结构和负载决定；电路级关键路径延迟和时钟周期由逻辑深度、布线和时序收敛决定；芯片级存储访问和片上数据搬运时间与缓存层次、存储结构和数据流有关；系统级通信、同步和端到端执行时间还取决于协议、拓扑、调度和工作负载。各层级代表性指标见表2。
这些指标虽然具有层级传递关系，却不能简单合并为一个τ。器件延迟会影响电路关键路径，电路延迟和存储访问时间会影响芯片任务执行时间，多芯片协同与通信协议又共同影响系统端到端时延。上层系统可以通过并行处理、流水线执行、缓存机制和任务调度部分隐藏下层延迟，也可能因排队、同步和拥塞增加等待时间。因而，韬定律若要形成可检验的工程规律，必须分别报告各层级指标及其测量条件，不能只给出一个抽象的“时间缩微”结论。
3.3 逻辑折叠与结构重组
认知物理学在这里提供的解释是：时间不能脱离结构单独优化。几何缩微通过缩短物理尺度间接改善时间；逻辑折叠则以关键路径和数据邻近性为目标重新组织空间结构，直接面向时间指标。但结构重组是否真正产生系统收益，仍取决于布局、时序、功耗、热、制造、良率和软件映射，不能由“折叠”这一形态本身推出。
3.4 从局部时间收益到系统时间优化
主频提升是局部时间指标的缩短，系统级时间优化则要减少计算、存储、互联和调度之间的等待。后摩尔时代的关键问题往往不是孤立计算单元是否足够快，而是数据能否及时到达、不同处理单元能否同步、端到端任务能否在给定能耗内完成。韬定律的意义在于把这些原本分散的问题放到时间维度重新审视。
因此，文章所说的“从空间压缩到时间压缩”，不是由空间转向时间以后不再需要先进制程，而是效能优化维度的拓展：物质尺度和空间结构继续提供基础，电路、芯片和系统则更加自觉地优化关键路径、数据搬运、通信同步和端到端时延。
4 工程路径与仿生启示
收起
4.1 光互联：系统级时间优化的工程路径
4.2 异构计算：在统一时间序中协同
中央处理器、图形处理器、神经网络处理器、数据处理器、高带宽存储器、Chiplet和高速互联的价值，不是部件数量的简单叠加，而在于计算、存储和通信能否按照统一时间序协同。这里的时间优化表现为减少空等、缩短数据路径、降低同步开销，并提高端到端有效吞吐，它属于系统级工程问题，不能用单一时钟频率评价。
4.3 脑皮层折叠的仿生启示
这种启示需要建立在生物神经系统与硅基芯片差异的基础上。两者在材料、信号机制、能量供给、容错方式和制造过程上根本不同，折叠对连接路径的影响也取决于具体拓扑。脑皮层折叠所提供的是“结构能够同时影响空间利用和时间过程”的仿生提示，可用于启发分层、邻近和折叠组织的工程思考。不同案例的尺度、对象、指标和局限见表3。
5 能量、热、结构与可靠性边界
收起
5.1 能量驱动与热耗散
芯片不是只在空间中集成、在时间中运行，还必须由能量持续驱动。电能使晶体管完成开关、使存储状态发生变化、使数据沿互连移动；与此同时，动态开关、漏电、互连和存储访问均会产生能量耗散。最终需要从芯片和封装导出的是这些损耗转化形成的热。工程上更准确的目标是降低单位操作或单位比特能耗，提高有效计算所占的能量比例。
结构既规定信息传播路径，也规定功率密度分布和热传导路径。二维平面结构中的热源较为展开，三维堆叠和逻辑折叠则可能将计算单元和热源集中在更小体积。于是，信号路径变短不必然意味着热路径也变短。结构设计必须同时考虑信息路、供电路和散热路。
5.2 结构折叠的热可靠性约束
温度和电流密度还会影响电迁移等失效过程。经典电迁移研究已经表明，导体寿命与温度、电流密度、材料结构密切相关[34]。因此，时间缩微若以更高功率密度、更严重热点或更短可靠寿命为代价，就不能被视为完整的效能提升。韬定律能否从技术原则发展为长期工程规律，必须同时回答“能否更快”“是否更省”“能否散热”“能否长期稳定工作”。
5.3 验证路径
韬定律需要建立分层级、可复现的评价体系。器件和电路层应报告开关时间、RC负载、关键路径、频率、面积和功耗；芯片层应报告存储访问、数据搬运、任务时延和能耗；系统层应报告通信时延、同步开销、端到端时间、吞吐和利用率。与此同时，还应报告功率密度、结温、热阻、良率、成本和寿命相关可靠性。
只有在明确工作负载、制造条件和对照基线的情况下，才能判断某种结构重组究竟是在压缩某一局部时间，还是改善系统整体效能。跨代产品和跨企业的长期数据，才可能使τ缩微从技术主张逐步形成产业经验。认知物理学四要素的作用，是提醒评价不能只看一个时间数字，而要同时考察物质、能量、结构和时间之间的约束。
6 讨论
收起
6.1 从范式替代到维度拓展
摩尔定律与韬定律之间不宜被描述为一个规律取代另一个规律。先进制程、晶体管结构和几何缩微仍然决定芯片的基础能力；逻辑折叠、先进封装、光互联和异构协同则把优化对象拓展到关键路径、数据搬运和系统通信。更准确的表述是：后摩尔时代的缩微范式由几何尺度主导，走向几何缩微与多层级时间优化并行。
这条逻辑链条可以概括为：几何缩微曾同时释放空间密度和局部时间红利；登纳德缩放失效后，主频增长受到功耗和散热约束；互连墙和存储墙使系统等待更加突出；因此，结构重组和系统协同成为新的优化重点。韬定律把这一趋势概括为τ缩微，但它不是这些技术方向的唯一来源，也不能覆盖所有后摩尔路径。
6.2 四要素框架的解释力与工程检验
四要素框架提供了跨层级的解释视角：几何缩微主要改变物质尺度和结构密度，多层级时间优化则通过结构重组和系统协同减少不同层级的等待；能量既驱动这些过程，也以功耗和热的形式设置约束。由此，器件、电路、芯片和系统得以置于同一问题链条中观察，既呈现各层级的独立规律，也揭示它们在效能演进中的耦合关系。
四要素框架的价值在于形成从器件到系统的统一问题链条，并为不同技术路径建立共同的观察维度。脑皮层折叠提供结构组织的仿生启示，光互联和异构协同展示系统级时间优化的工程路径，企业公开资料则呈现韬定律的提出背景和技术主张。韬定律的进一步发展仍需器件模型、电路仿真、芯片实测、系统基准测试，以及长期制造和可靠性数据支持。
7 结束语
收起
从摩尔定律到韬定律，并非一种成熟规律被另一项新技术原则简单取代，而是半导体效能优化维度的拓展。逻辑折叠、光互联和异构协同分别从结构、互联和系统组织层面探索时间优化，物质、能量、结构和时间的协同共同决定这些路径能否转化为可持续的系统效能。
韬定律尝试将原本分散在器件、电路、芯片和系统各层级的时间指标纳入跨层级协同优化框架，提出了后摩尔时代值得持续研究的核心问题：当几何缩微的边际收益下降以后，如何以结构重组组织能量流、信息流和时间序，并在可制造、可供能、可散热和长期可靠的条件下继续提升电子系统效能。对这一问题的回答，将推动半导体演进从单一尺度竞争走向多要素、多层级的系统协同。
面向这一转变，应做好3方面准备：建立覆盖器件、电路、芯片、系统的分层时间指标和评价体系；推进先进制程、结构重组、系统互联、热管理和可靠性的协同设计；加强基础研究、工程实测和长期数据积累。只有将时间收益与能耗、散热、成本、良率和寿命共同纳入评价，才能使时间缩微从技术主张逐步发展为可检验、可复制的工程路径。
文献
收起
参考文献
引证文献
排序方式：
[1]
Moore G E. Cramming more components onto integrated circuits[J]. Electronics, 1965, 38(8): 114-117.
[2]
Intel Newsroom. Press kit: Moore’s law[EB/OL]. (2023-09-18)[2026-08-09]. https://newsroom.intel.com/press-kit/moores-law.
[3]
Dennard R H, Gaensslen F H, Yu H N, et al. Design of ion-implanted MOSFET’s with very small physical dimensions[J]. IEEE Journal of Solid-State Circuits, 1974, 9(5): 256-268.
[4]
Bohr M. A 30 year retrospective on dennard’s MOSFET scaling paper[J]. IEEE Solid-State Circuits Society Newsletter, 2007, 12(1): 11-13.
[5]
Waldrop M M. The chips are down for Moore’s law[J]. Nature, 2016, 530(7589): 144-147.
[6]
Theis T N, Philip Wong H S. The end of Moore’s law: A new beginning for information technology[J]. Computing in Science & Engineering, 2017, 19(2): 41-50.
[7]
Hennessy J L, Patterson D A. A new golden age for computer architecture[J]. Communications of the ACM, 2019, 62(2): 48-60.
[8]
Wulf W A, McKee S A. Hitting the memory wall: Implications of the obvious[J]. ACM SIGARCH Computer Architecture News, 1995, 23(1): 20-24.
[9]
Esmaeilzadeh H, Blem E, St Amant R, et al. Dark silicon and the end of multicore scaling[C]//Proceedings of the 38th Annual International Symposium on Computer Architecture. New York: ACM Press, 2011: 365-376.
[10]
Horowitz M. 1.1 computing’s energy problem (and what we can do about it)[C]//2014 IEEE International Solid-State Circuits Conference Digest of Technical Papers (ISSCC). Piscataway: IEEE Press, 2014: 10-14.
[11]
Ho R, Mai K W, Horowitz M A. The future of wires[J]. Proceedings of the IEEE, 2001, 89(4): 490-504.
[12]
Huawei. Huawei presents the tau (τ) scaling law, enabling breakthroughs in transistor density and system performance[EB/OL]. (2026-05-25)[2026-08-09]. https://www.huawei.com/en/news/2026/5/ieee-iscas-tau-scaling.
[13]
Baptista E, Pan C. Huawei bets on speed over shrinking transistors to sidestep US chip sanctions[EB/OL]. (2026-05-29)[2026-08-09]. https://www.reuters.com/world/china/huawei-bets-speed-over-shrinking-transistors-sidestep-us-chip-sanctions-2026-05-29/.
[14]
Zhao E. From shrinking transistors to compressing time: Deciphering Huawei’s τ Law[EB/OL]. (2026-05-26)[2026-08-09]. https://www.eetimes.com/from-shrinking-transistors-to-compressing-time-deciphering-huaweis-%CF%84-law/.
[15]
李德毅. 认知工程: 李德毅学术思想文选[M]. 北京: 清华大学出版社, 2026.
Li D Y. Cognitive engineering: Selected works of Li deyi’s academic thought[M]. Beijing: Tsinghua University Press, 2026. (in Chinese)
[16]
Li D Y. Cognitive physics—The enlightenment by Schrdinger, turing, and Wiener and beyond[J]. Intelligent Computing, 2023, 2: 9.
[17]
李德毅, 殷嘉伦, 张天雷, 等. 机器认知四要素说[J]. 中国基础科学, 2023, 25(3): 1-10, 22.
Li D Y, Yin J L, Zhang T L, et al. Four most basic elements in machine cognition[J]. China Basic Science, 2023, 25(3): 1-10, 22. (in Chinese)
[18]
李德毅. 认知物理学导引[J]. 智能系统学报, 2024, 19(3): 493.
Li D Y. Introduction to cognitive physics[J]. CAAI Transactions on Intelligent Systems, 2024, 19(3): 493. (in Chinese)
[19]
Ward-Foxton S. TSMC defends transistor scaling amid Huawei’s Her’s Law proposal[EB/OL]. (2026-06-01)[2026-08-09]. https://www.eetimes.com/tsmc-defends-transistor-scaling-amid-huaweis-hers-law-proposal/.
[20]
Lu T T, Serafy C, Yang Z Y, et al. TSV-based 3-D ICs: Design methods and tools[J]. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 2017, 36(10): 1593-1619.
[21]
Wong S, El-Gamal A, Griffin P, et al. Monolithic 3D integrated circuits[C]//2007 International Symposium on VLSI Technology, Systems and Applications (VLSI-TSA). Piscataway: IEEE Press, 2007: 1-4.
[22]
Dhananjay K, Shukla P, Pavlidis V F, et al. Monolithic 3D integrated circuits: Recent trends and future prospects[J]. IEEE Transactions on Circuits and Systems II: Express Briefs, 2021, 68(3): 837-843.
[23]
Shulaker M M, Wu T F, Sabry M M, et al. Monolithic 3D integration: A path from concept to reality[C]//2015 Design, Automation & Test in Europe Conference & Exhibition (DATE). Piscataway: IEEE Press, 2015: 1197-1202.
[24]
Shekhar S, Bogaerts W, Chrostowski L, et al. Roadmapping the next generation of silicon photonics[J]. Nature Communications, 2024, 15: 751.
[25]
Torrijos-Morán L, Pérez-López D. Industry insight: Photonics to scale AI data centers[J]. npj Nanophotonics, 2026, 3: 8.
[26]
Miller D A B. Optical interconnects to electronic chips[J]. Applied Optics, 2010, 49(25): F59-F70.
[27]
Miller D A B. Attojoule optoelectronics for low-energy information processing and communications[J]. Journal of Lightwave Technology, 2017, 35(3): 346-396.
[28]
Kwon W, Li Z H, Zhuang S Y, et al. Efficient memory management for large language model serving with PagedAttention[C]//Proceedings of the 29th Symposium on Operating Systems Principles. New York: ACM Press, 2023: 611-626.
[29]
Narayanan D, Shoeybi M, Casper J, et al. Efficient large-scale language model training on GPU clusters using megatron-LM[C]//SC21: International Conference for High Performance Computing, Networking, Storage and Analysis. Piscataway: IEEE Press, 2022: 1-14.
[30]
Van Essen D C. A tension-based theory of morphogenesis and compact wiring in the central nervous system[J]. Nature, 1997, 385(6614): 313-318.
[31]
Tallinen T, Chung J Y, Biggins J S, et al. Gyrification from constrained cortical expansion[J]. Proceedings of the National Academy of Sciences of the United States of America, 2014, 111(35): 12667-12672.
[32]
Garcia K E, Kroenke C D, Bayly P V. Mechanics of cortical folding: Stress, growth and stability[J]. Philosophical Transactions of the Royal Society B: Biological Sciences, 2018, 373(1759): 20170321.
[33]
Guo F, Suo Z J, Xi X, et al. Recent developments in thermal management of 3D ICs: A review[J]. IEEE Access, 2025, 13: 94286-94301.
[34]
Black J R. Electromigration—A brief survey and some recent results[J]. IEEE Transactions on Electron Devices, 1969, 16(4): 338-347.
2026年第5卷第3期
PDF下载
3014
1511
引用本文
BibTeX
文章信息
doi: 10.3981/j.issn.2097-0781.20260023
- 接收时间：2026-07-14
- 出版时间：2026-09-20
- 发布时间：2026-10-10
补充材料
相关文章
表12种不同金属材料的力学参数
| 科 Family | 属数 Number of genus | 种数 Number of species | 占总种数比例 Percentage of total species (%) | 属 Genus | 种数 Number of species | 占总种数比例 Percentage of total species (%) |
|---|---|---|---|---|---|---|
| 鹅膏菌科Amanitaceae | 2 | 11 | 5.26 | 鹅膏菌属 Amanita | 10 | 4.78 |
| 小菇科 Mycenaceae | 2 | 12 | 5.74 | 丝盖伞属 Inocybe | 5 | 2.39 |
| 多孔菌科 Polyporaceae | 8 | 14 | 6.70 | 蜡蘑属 Laccaria | 5 | 2.39 |
| 红菇科 Russulaceae | 3 | 23 | 11.00 | 小皮伞属 Marasmius | 6 | 2.87 |
| 小菇属 Mycena | 11 | 5.26 | ||||
| 光柄菇属 Pluteus | 5 | 2.39 | ||||
| 红菇属 Russula | 17 | 8.13 | ||||
| 栓菌属 Trametes | 5 | 2.39 |
关闭全屏
