引用格式：XU Geliang, ZHOU Yuting, ZHU Liping, et al. High-speed Reconfigurable Multi-triggered Optical Chaotic D-latch and D-flip-flop Operations under Clock Synchronization[J]. Acta Photonica Sinica, 2026, 55(1):0114001
许葛亮，周宇婷，祝丽萍，等 . 时钟同步下的高速可重构多重触发光混沌 D 锁存和 D 触发运算[J]. 光子学报，2026，55(1)：0114001

时钟同步下的高速可重构多重触发光混沌 D 锁存和 D 触发运算

许葛亮[1]，周宇婷[2]，祝丽萍[2]，宋心妍[2]，叶松[1]，方愿捷[1]，刘莹莹[1]，
徐健[1]，姜贤科[2]，李然天[2]
（1 巢湖学院 电子工程学院，合肥 238000）
（2 巢湖学院 计算机与人工智能学院，合肥 238000）

摘 要：基于电光调制理论，数值研究了受强光注入的垂直腔面发射激光器（Vertical Cavity Surface Emitting Laser，VCSEL）动力学状态和偏振双稳态随光注入振幅和外加电场的演变。利用新颖的均值比较解调机制解调 VCSEL 输出的 x 偏振分量和 y 偏振分量来获得逻辑输出。展示了时钟同步下的可重构多重触发光混沌 D 锁存和 D 触发运算，运算响应时间低至 10 ps。通过计算 D 锁存和 D 触发运算的成功概率随比特位时间和光注入强度的演变，发现成功概率在等于 1 的前提下，增大光注入强度能有效地降低比特位时间的下限值。当光注入强度超过 43 ns^{-1} 时，比特位时间的下限值稳定降至 3 ps，运算速度高达 333.3 Gb/s。最后研究了自发辐射噪声对 D 锁存和 D 触发运算可靠性的影响，发现噪声强度在高达 1.6×10^{10} 时成功概率恒等于 1。研究结果表明本方案所实现的光混沌 D 锁存和 D 触发运算具有运算速度快、抗噪性能强以及可重构多重触发等特点，其在噪声不可避免且需高速同步可重构多重触发的数字混沌通信领域具有潜在的应用前景。

关键词：D 锁存；D 触发；时钟同步；光混沌；偏振双稳态
中图分类号：O436 **文献标识码**：A **doi**：10.3788/gzxb20265501.0114001

0 引言

混沌激光由于其高度敏感性、随机性和保密性，被广泛应用于物理随机数发生器[1-2]、激光雷达测距[3-4]、光学储备池计算[5-6]、图像识别与加密[7-8]、混沌神经网络[9-10]等领域。近年来，混沌激光在光学计算领域也发挥了重要作用。由于混沌激光对系统初始条件极度敏感，具有丰富的动力学行为和模式，不同计算功能的光学混沌逻辑都有可能被编程实现，因此利用光学混沌计算，有望能实现一种新的光学计算体系。

目前许多研究工作主要集中在基础的光学混沌逻辑运算和复杂的光学混沌组合逻辑运算[11-19]。值得注意的是，光学混沌时序逻辑运算是光学混沌计算体系的重要组成部分。光学混沌锁存器和触发器作为光学混沌时序逻辑器件最基础的构建模块和存储单元[20-23]，当它们与加法器、减法器、乘法器等组合逻辑器件结合使用时，还可以实现移位寄存器、计数器和随机存取存储器等更先进的模块。因此它们对于未来光混沌网络中的高速光开关、光逻辑门、光路由器、光存储器和信号再生器件非常重要。近些年，国内外学者通过采用不同的技术方案，实现了多种类型锁存器和触发器[24-29]。如 DALAI G S R 等使用光子晶体波导设计了全光 D 触发器[24]。LI W B 等利用半导体光放大器实现了全光锁存器[25]。LEE H J 等基于注入锁定法布里

基金项目：国家自然科学基金（62303076），安徽省高等学校科学研究项目（2022AH051724，2024AH051341），安徽省生物医学仪器工程技术研究中心项目（2023BM07）；校级大学生创新创业训练计划项目（X202510380082），基于超表面的未来移动通信天线技术研究（hxkt20230319）
第一作者（通讯作者）：许葛亮，xugeliang1027@163.com
收稿日期：2025-06-15；**录用日期**：2025-08-25

珀罗激光二极管横向磁模吸收零点实现了全光触发器[26]。MIR H R等基于石墨烯介电金属波导实现了电光等离子体激元SR触发器[27]。BHARTI G K等利用微环谐振器实现了JK、SR和T触发器[28]。AMRINDR P等利用马赫曾德尔干涉仪实现了SR锁存器和触发器[29]。然而，上述文献仅研究了触发条件相同的无时钟同步的单一触发运算，并且所报道的触发和锁存运算保密性和抗干扰能力低。目前利用混沌激光来实现锁存和触发运算的相关研究较少。钟东洲课题组利用混沌激光实现了时钟同步下的光混沌RS和T触发器的多重触发操作[30]。在其方案中，通过采用阈值解调机制分别解调垂直腔面发射激光器(Vertical Cavity Surface Emitting Laser, VCSEL)输出的x偏振分量(x-Polarization Component, x-PC)和y-PC振幅的均方差来获得逻辑输出。但由于两偏振分量对系统初始条件和外界干扰极度敏感，当外界干扰或系统噪声较大时，极易导致x-PC和y-PC的均方差增大，逻辑输出产生误码，造成阈值解调机制失效。在该方案中，光时钟信号并不是严格意义上的周期信号，这可能导致触发运算在某些严格要求时钟周期同步的应用场景中无法正常实现。同时该系统由多个半导体激光器和光无源器件组成，成本高且不利于系统稳定工作和集成。同时所实现光混沌RS和T触发运算触发条件单一，都是在时钟脉冲上升沿的变化瞬间改变状态，在一定程度上不利于运算的保密性。

为了实现时钟同步下的可重构多重触发的光混沌时序逻辑运算，基于电光调制理论和VCSEL的优异性能如阈值电流低、体积小，以及VCSEL在外部光注入时表现出的丰富的动力学行为，本文给出了时钟同步下的可重构多重触发的高速光混沌D锁存和D触发运算的实现方案。D锁存运算的触发条件不同于D触发运算的触发条件，D锁存运算是在时钟脉冲高电平作用下改变状态，而D触发运算是在时钟脉冲上升沿的变化瞬间改变状态。得益于新颖的均值比较解调机制以及优良的动力学特性，本文所实现的锁存和触发运算具有运算速度快和抗噪声性能强的特性。

1 理论和模型

时钟同步下的高速可重构多重触发的光混沌D锁存和D触发运算方案示意如图1。通过强度调制器1(Intensity Modulator 1, IM_1)IM_1和IM_2，脉冲发生器(Pulse Generator, PG)产生的电脉冲D信号和时钟信号将分布式反馈激光器1(Distributed Feedback 1, DFB_1)DFB_1和DFB_2输出的光束分别调制成光D脉冲(逻辑输入)和光时钟脉冲。偏振控制器(Polarization Controller 1, PC_1)PC_1和PC_2分别将D脉冲和时钟脉冲束对准VCSEL的x偏振模式方向，即D脉冲和时钟脉冲均为x-PC。D脉冲和时钟脉冲通过光耦合器(Optical Coupler, OC)OC和可变光衰减器(Variable Optical Attenuator, VOA)VOA射入1×2光分束器(Fiber Beam Splitter 1, FBS_1)FBS_1。这里VOA用于控制光的强度。从FBS_1输出的两束x-PC，其中一束x-PC直接注入到$VCSEL_1$中，另外一束x-PC被法拉第旋转器1(Faraday Rotator, FR_1)FR_1和半波片1(Half-Wave Plate 1, HWP_1)HWP_1转换成y-PC后再注入到$VCSEL_1$中。从$VCSEL_1$输出的光束通过光隔离器(Isolator, IS_1)IS_1，然后被光纤偏振分束器(Fiber Polarization Beam Splitter 1, $FPBS_1$)$FPBS_1$分离出x-PC和y-PC。这里IS_1的作用是防止$FPBS_1$中的光反馈回$VCSEL_1$，即保证光的单向传输。从$FPBS_1$输出的x-PC将作为o光的初始输




图1 高速可重构多重触发光混沌D锁存和D触发运算方案示意

Fig. 1 Schematic of the high-speed reconfigurable multi-triggered optical chaotic D-latch and D-flip-flop operations.

入直接注入到周期性极化铌酸锂晶体（Periodic Poled $LiNbO_3$，PPLN）中，y-PC通过FR_2和HWP_2转换为e光的初始输入注入到PPLN，这里，FR_2和HWP_2的作用是将y-PC的偏振方向转换至晶体的z轴方向。在外加电场E_0作用下，PPLN晶体内发生电光效应。从PPLN输出的o光被（Optical Amplifier 1，OA_1）OA_1放大后注入到$VCSEL_2$中，输出的e光被FR_3和HWP_3转换成y-PC，然后再被OA_2放大后注入到$VCSEL_2$。从$VCSEL_2$输出的混沌光束通过IS_2，然后被$FPBS_2$分离出混沌x-PC和混沌y-PC。最后由数字通信分析仪（Digital Communication Analyzer，DCA）对这两束混沌偏振光进行测量分析获得逻辑输出。

基于VCSEL的自旋翻转模型，$VCSEL_1$受外部光的注入速率方程可表示为

$$\frac{\mathrm{d}E_{1x}(t)}{\mathrm{d}t}=k(1+\mathrm{i}a)[N_1E_{1x}(t)+\mathrm{i}n_1E_{1y}(t)-E_{1x}(t)]-\mathrm{i}(\gamma_p+\Delta\omega)E_{1x}(t)-\gamma_aE_{1x}(t)+\sqrt{\beta_{sp}\gamma_eN_1}\,\xi_x+k_xE_{inj} \tag{1}$$

$$\frac{\mathrm{d}E_{1y}(t)}{\mathrm{d}t}=k(1+\mathrm{i}a)[N_1E_{1y}(t)-\mathrm{i}n_1E_{1x}(t)-E_{1y}(t)]+\mathrm{i}(\gamma_p-\Delta\omega)E_{1y}(t)+\gamma_aE_{1y}(t)+\sqrt{\beta_{sp}\gamma_eN_1}\,\xi_y+k_yE_{inj} \tag{2}$$

$$\frac{\mathrm{d}N_1(t)}{\mathrm{d}t}=-\gamma_\mathrm{e}[N_1(t)(1+\left|E_{1x}(t)\right|^2+\left|E_{1y}(t)\right|^2)]+\gamma_e\mu_1-\mathrm{i}\gamma_en_1[E_{1y}(t)E_{1x}^*-E_{1x}E_{1y}^*(t)] \tag{3}$$

$$\frac{\mathrm{d}n_1(t)}{\mathrm{d}t}=-\gamma_sn_1(t)-\gamma_en_1(t)(\left|E_{1x}(t)\right|^2+\left|E_{1y}(t)\right|^2)-\mathrm{i}\gamma_eN_1(t)[E_{1y}(t)E_{1x}^*(t)-E_{1x}(t)E_{1y}^*(t)] \tag{4}$$

式中，t表示时间，下标$1x$和$1y$分别表示$VCSEL_1$输出的x-PC和y-PC；E为光场复振幅，$E=\sqrt{g/\gamma_\mathrm{e}A}$，其中$g$表示差分材料增益，$\gamma_\mathrm{e}$为非辐射载流子弛豫速率，$A$为慢变振幅；$a$为线宽增强因子；$k_x$和$k_y$分别表示$x$-PC和$y$-PC的注入强度；$\Delta\omega$为DFB激光器和$VCSEL_1$之间的频率失谐；$\mu_1$是$VCSEL_1$的归一化注入电流，$\mu_1=(\Gamma g/k)[I_1/(2\mathrm{e}V\gamma_\mathrm{e})-N_0]$，$\Gamma$为有源区场限制因子，$I_1$为注入电流，e为电子电荷，$N_0$为透明载流子密度的一半，$V$为$VCSEL_1$有源层体积；$k$为场衰变速率；$\gamma_s$为自旋弛豫速率；$N_1$为介带和导带间总的反转粒子数；$\gamma_a$表示线性二向色性；$n_1$为上旋和下旋辐射载流子数差；$\gamma_p$表示线性双折射率；$\beta_{sp}$为自发辐射因子，这里也被定义为噪声强度；$\xi_x$和$\xi_y$为两个相互独立的高斯白噪声，其均值为0，方差为1；E_{inj}表示注入到$VCSEL_1$的外部光的幅值，且$E_{inj}=E_D+E_{CK}$，这里E_D和E_{CK}分别表示光D脉冲和光时钟脉冲的幅值；上标*为共轭符号，i为虚数符号。

$VCSEL_1$输出的x偏振光和y偏振光将分别作为PPLN晶体中的o光和e光的初始输入，它们的振幅关系满足

$$U_{\mathrm{o,e}}(0,t)=\sqrt{\frac{\hbar\omega_0V}{S_AT_Lv_cn_1n_2}}\,E_{1x,1y}(t) \tag{5}$$

式中，U_o和U_e分别为o光和e光的复振幅；n_1和n_2分别表示o光和e光的有效折射率；ω_0为$VCSEL_1$中心频率；$\hbar$为普朗克常量；S_A为光斑有效面积；v_c为真空中的光速；T_L表示激光器腔内往返时间，且$T_L=2n_gv_c/L_v$，L_v为激光器腔长，n_g为激光器有源层的有效折射率。在相位失配和较弱的二阶非线性效应下，PPLN晶体中o光和e光的线性电光效应耦合波方程的解析解为[31]

$$U_{\mathrm{o,e}}(L,t)=\rho_{x,y}(L,t)\exp(\mathrm{i}\beta_0L)\exp[\mathrm{i}\phi_{x,y}(L,t)] \tag{6}$$

其中

$$\rho_{x,y}(L,t)=\left[U_{\mathrm{o,e}}^2(0,t)\cos^2(vL)+\left(\frac{\gamma U_{\mathrm{o,e}}(0,t)\mp d_{1,3}U_{\mathrm{e,o}}(0,t)}{v}\right)^2\sin^2(vL)\right]^{1/2} \tag{7}$$

$$\phi_{x,y}(L,t)=\arctan\left[\frac{\pm\gamma U_{\mathrm{o,e}}(0,t)-d_{1,3}U_{\mathrm{e,o}}(0,t)}{vU_{\mathrm{o,e}}(0,t)}\tan(vL)\right] \tag{8}$$

$$\beta_0=\frac{\Delta k-d_2-d_4}{2} \tag{9}$$

$$v=\sqrt{\frac{(\Delta k+d_2-d_4)^2+4d_1d_3}{2}} \tag{10}$$

$$\gamma=\frac{d_4-d_2-\Delta k}{2} \tag{11}$$

$$d_1=\frac{k_0}{2\sqrt{n_1 n_2}}\gamma_{\mathrm{eff1}}E_0 f_1 \tag{12}$$

$$d_2=\frac{k_0}{2n_1}\gamma_{\mathrm{eff2}}E_0 f_0 \tag{13}$$

$$d_3=\frac{k_0}{2\sqrt{n_1 n_2}}\gamma_{\mathrm{eff1}}E_0 f_{-1} \tag{14}$$

$$d_4=\frac{k_0}{2n_2}\gamma_{\mathrm{eff3}}E_0 f_0 \tag{15}$$

式中，L表示晶体长度，Δk为波矢量失配，$\Delta k=k_x-k_y+K_1$，K_1为晶体的第一阶倒格矢，$K_1=2\pi/\Lambda$，Λ为极化周期；$k_x=2\pi n_1 v_c/\omega_0$和$k_y=2\pi n_2 v_c/\omega_0$分别表示o光和e光在$\omega_0$处的波矢量；$k_0$表示光在真空中的波矢量。因为$K_1$几乎与光波失配$k_x-k_y$相等，且由于相位失配，这部分对电光调制影响很小可以忽视。式(12)～(15)中的有效电光系数的表达式为

$$r_{\mathrm{eff1}}=\sum_{j,k,l}(\varepsilon_{ij}\varepsilon_{kk})a_j r_{jkl}b_k c_l \tag{16}$$

$$r_{\mathrm{eff2}}=\sum_{j,k,l}(\varepsilon_{ij}\varepsilon_{kk})a_j r_{jkl}a_k c_l \tag{17}$$

$$r_{\mathrm{eff3}}=\sum_{j,k,l}(\varepsilon_{ij}\varepsilon_{kk})b_j r_{jkl}b_k c_l \tag{18}$$

式中，$\varepsilon_{ij}=n_{jj}^2$和$\varepsilon_{kk}=n_{kk}^2$分别表示晶体对角化电介质张量元；$r_{jkl}$为晶体电光张量元；$j,k,l=1,2,3$；$\boldsymbol{a}$表示o光单位矢量；$\boldsymbol{b}$为e光单位矢量；$\boldsymbol{c}$为外加电场单位矢量。外加电场沿着晶体的$z$轴方向时，则有$\boldsymbol{c}=(0,1,0)$；因为PPLN晶体的单轴特性，有$a=(\sin\varphi,-\cos\varphi,0)$，$b=(-\cos\theta\cos\varphi,-\cos\theta\sin\varphi,\sin\theta)$，$\theta$为极化角，$\varphi$为方位角；$f_{\pm1}$和$f_0$分别为PPLN结构函数的傅立叶级数表达式中的正、负一次项系数和常数项系数，且$f_0=2R-1$，$f_{\pm1}=[1-\cos(\pm2\pi R)+\mathrm{i}\sin(\pm2\pi R)]/(\pm\mathrm{i}\pi)$，$R$为占空比且$R=l^+/(l^++l^-)$，其中，$l^+$和$l^-$分别为晶体正、负畴长度。

从PPLN输出的x-PC和y-PC的复振幅满足如下的关系

$$E_{Px,Py}(t)=\sqrt{\frac{S_A T_L \nu_c n_{1,2}}{\hbar\omega_0 V}}U_{\mathrm{o,e}}(L,t) \tag{19}$$

受到来自PPLN晶体的强光注入的VCSEL$_2$的速率方程可表示为

$$\begin{aligned}\frac{\mathrm{d}}{\mathrm{d}t}\begin{pmatrix}E_{2x}(t)\\E_{2y}(t)\end{pmatrix}=&k(1+\mathrm{i}a)[N_2(t)-1]\begin{pmatrix}E_{2x}(t)\\E_{2y}(t)\end{pmatrix}\pm\mathrm{i}k(1+\mathrm{i}a)n_2(t)\begin{pmatrix}E_{2y}(t)\\E_{2x}(t)\end{pmatrix}\mp\\&(\gamma_a+\mathrm{i}\gamma_p)\begin{pmatrix}E_{2x}(t)\\E_{2y}(t)\end{pmatrix}+\sqrt{\beta_{sp}\gamma_e N_2}\begin{pmatrix}\xi_x\\\xi_y\end{pmatrix}+\begin{pmatrix}k_{\mathrm{inj}x}\\k_{\mathrm{inj}y}\end{pmatrix}\begin{pmatrix}E_{Px}(t)\\E_{Py}(t)\end{pmatrix}\exp(\mathrm{i}\Delta\omega_S t)\end{aligned} \tag{20}$$

$$\begin{aligned}\frac{\mathrm{d}N_2(t)}{\mathrm{d}t}=&-\gamma_e\{N_2(t)-\mu_2+N_2(t)(|E_{2x}(t)|^2+|E_{2y}(t)|^2)+\\&\mathrm{i}n_2(t)[E_{2y}(t)E_{2x}^*(t)-E_{2x}(t)E_{2y}^*(t)]\}\end{aligned} \tag{21}$$

$$\begin{aligned}\frac{\mathrm{d}n_2(t)}{\mathrm{d}t}=&-\gamma_s n_2(t)-\gamma_e\{n_2(t)(|E_{2x}(t)|^2+|E_{2y}(t)|^2)+\\&\mathrm{i}N_2(t)[E_{2y}(t)E_{2x}^*(t)-E_{2x}(t)E_{2y}^*(t)]\}\end{aligned} \tag{22}$$

式中，下标2和P分别表示VCSEL$_2$和PPLN；$k_{\mathrm{inj}x}$和$k_{\mathrm{inj}y}$分别为x-PC和y-PC的注入强度，且$k_{\mathrm{inj}x}=50k_x$，$k_{\mathrm{inj}y}=50k_y$；$\Delta\omega_S$是VCSEL$_1$和VCSEL$_2$的中心频率失谐，这里$\Delta\omega_S=0$ GHz；μ_2是VCSEL$_2$的归一化注入电流。

2 结果和讨论

利用表1中的系统参数和方程式(1)～(22)，计算了VCSEL$_2$的动力学状态在参数外加电场E_0和光注入振幅E_{inj}空间内的演变，如图2所示。从图中可知在不同的参数条件下，VCSEL$_2$输出的偏振光可能会出现不同的状态如一周期振荡(one-period oscillation, P$_1$)、二周期振荡(two-period oscillation, P$_2$)、准周期振荡

（quasiperiodic oscillation，QP）以及混沌态（chaotic state，CO）。这里只关注混沌态的演变，从图2（a）可知E_{inj}在0.1～10，E_0在0～42 kV/mm范围内变化时，x-PC处于混沌态；当外加电场E_0大于42 kV/mm，E_{inj}在0.18～0.23，0.88～0.93，1.59～1.64，2.30～2.35等范围内变化时，x-PC也处于混沌态，且x-PC的混沌态是E_{inj}的准周期性函数。从图2（b）可知，E_0在0～0.6 kV/mm和42～58 kV/mm范围内取值时，y-PC的混沌态随E_{inj}呈现出准周期性的变化。在E_{inj}的0.1～10和E_0的0.6～42 kV/mm范围内大部分区域，y-PC都处于混沌态，但在几个坐标如（0.7，30.8），（2.1，30），（2.8，28），（8.4，35）等附近的微小区域，y-PC处于非混沌态。

表1　系统主要参数

Table 1　The main system parameters

Parameters	Value	Parameters	Value
Line-width enhancement factor a	3	The noise strength β_{sp}	10^6
Field decay rate k	300 ns^{-1}	Polar angle θ	$\pi/2$
Spin relaxation rate γ_s	50 ns^{-1}	Azimuth φ	$\pi/2$
Nonradiative carrier relaxation γ_e	1 ns^{-1}	Crystal temperature F	293 K
Dichroism γ_a	2 ns^{-1}	Poled period of crystal Λ	5.8×10^5 m^{-1}
Birefringence γ_p	60 ns^{-1}	Duty ratio R	0.5
Effective area of light spot S_A	7.068 6 μm^2	Refractive index of o-light n_1	2.24
Length of the laser cavity L_v	3 μm	Refractive index of e-light n_2	2.17
Effective refractive index of active layer n_g	3.6	Crystal length L	15 mm
Volume of the active layer V	21.206 μm^3	Frequency detuning $\Delta\omega$	15 GHz
Normalized bias current μ_1	1.2	Normalized bias current μ_2	1.2
Optical injection strength $k_x=k_y$	12 ns^{-1}	Optical injection strength $k_{injx}=k_{injy}$	600 ns^{-1}
The threshold current of VCSEL I_{th}	6.8 mA	Bit time T	10 ps
The length of positive domain l^+	5.41 μm	The length of negative domain l^+	5.41 μm




图2　$VCSEL_2$的动力学状态在参数空间E_0和E_{inj}内的演变。（a）x-PC动态状态图；（b）y-PC动态状图

Fig. 2　The evolution of dynamic states of $VCSEL_2$ within the parameter space of E_0 and E_{inj}. (a) The dynamic states of x-PC; The dynamic states of y-PC

在确保$VCSEL_2$输出混沌激光的前提下，为了确定用于调制逻辑输入的E_{inj}的数值，以及合适的逻辑输出解调机制，计算了$VCSEL_2$的偏振双稳态的演变，如图3所示。在E_0=11 kV/mm条件下，从图3（a）可知E_{inj}在0～－4.7范围内变化时，y-PC受x-PC抑制，x-PC占主导地位；且E_{inj}在3.9～4.7范围内，x-PC和y-PC均出现双稳环；随着E_{inj}从4.7增大到10，y-PC完全被x-PC抑制，x-PC占据绝对的主导地位。从图3（b）可知E_0=25 kV/mm，E_{inj}在0～4.7范围内变化时，x-PC受y-PC抑制，y-PC占主导地位；且E_{inj}在3.9～4.7范围内，x-PC和y-PC也均出现双稳环；E_{inj}在4.7～10范围内，x-PC完全被y-PC抑制，y-PC占据绝对的主导地位。综上分析可得外加电场数值在11 kV/mm和25 kV/mm间转换时可诱导$VCSEL_2$产生偏振转换动力学行为，并且E_{inj}大于4.7时，x-PC和y-PC相互抑制的程度达到最大。因此考虑把外加电场作为控制信号，同时取x-PC和y-PC光强的差值来解调逻辑输出，且E_{inj}的取值应大于4.7以保证良好的运算性能。

光注入振幅E_{inj}等于光D脉冲振幅E_D和光时钟脉冲振幅E_{CK}之和，即$E_{inj}=E_D+E_{CK}$，其中E_D和E_{CK}分别被调制为光逻辑输入D和占空比为50%的光时钟逻辑信号CK。由于逻辑输入D和光时钟逻辑信号CK取值




图3 VCSEL$_2$的偏振双稳态随E_{inj}的演变，$I_{2x}=|E_{2x}|^2$，$I_{2y}=|E_{2y}|^2$。(a)外加电场为11 kV/mm时的偏振双稳态；(b)外加电场为25 kV/mm时的偏振双稳态

Fig. 3 The evolution of polarization bistability in VCSEL$_2$ as a function of E_{inj}. $I_{2x}=|E_{2x}|^2$, $I_{2y}=|E_{2y}|^2$. (a) The polarization bistability under an electric field of $E_0=11$ kV/mm; (b) The polarization bistability under an electric field of $E_0=25$ kV/mm

0或者1，这里取$E_D=E_{CK}=2.69$($E_{inj}=5.38$)时，$D=CK=0$，$E_D=E_{CK}=2.73$($E_{inj}=5.46$)时，$D=CK=1$，且光逻辑输入D和光时钟逻辑信号CK的比特位时间T均设为10 ps。逻辑输出的解调机制描述如下：假设逻辑输出Q的比特位时间为T^*，总的抽样时间长度t是T^*的K倍，即$t=KT^*$。在每个T^*内的抽样次数用M表示，且$M=T^*/h$，h表示抽样间隔。VCSEL$_2$输出的x-PC和y-PC的光强在第i个($i=1,2,\cdots,K$)T^*内的均值分别定义为A_x和A_y。由于光时钟信号触发后x-PC和y-PC相互抑制的程度达到最大且稳定的状态仍需要一定的时间，所以为了增强逻辑输出的鲁棒性和降低误码率，它们的均值是通过使用第i个T^*内采样数的后40%来计算的。因此它们的均值可以分别表示为

$$A_x=\sum_{j=M_0}^{M}\frac{I_{2xi(j)}}{M-M_0} \tag{23}$$

$$A_y=\sum_{j=M_0}^{M}\frac{I_{2yi(j)}}{M-M_0} \tag{24}$$

式中，$I_{2xi(j)}$和$I_{2yi(j)}$分别表示在第i个T^*内对x-PC和y-PC光强的第j次抽样值。$M_0=\lceil 0.6M\rceil$，符号$\lceil\ \rceil$表示向上取整运算。在第i个T^*内，若$A_{x(i)}\geqslant A_{y(i)}$，$Q=1$；反之如果$A_{x(i)}<A_{y(i)}$，那么$Q=0$。本方案中设置参数$t=5$ ns，$K=500$，$T^*=10$ ps，$h=0.01$ ps，$M=1\ 000$。

根据上述的逻辑输入调制和逻辑输出解调规则，实现了比特位时间等于10 ps的高速光混沌D锁存运算，如图4所示。图4(a)为高电平触发的时钟信号，在2～2.01 ns，光时钟信号$CK=1$，逻辑输入$D=1$，根据式(23)和式(24)计算得$A_x=0.41$，$A_y=0.04$，$A_x>A_y$，所以得逻辑输出$Q=1$；在2.01～2.02 ns，$CK=0$，$D=1$，$A_x=0.47$，$A_y=0.01$，$A_x>A_y$，因此$Q=1$；在2.02～2.03 ns，$CK=1$，$D=0$，$A_x=0.19$，$A_y=0.76$，$A_x<A_y$，所以$Q=0$；在2.03～2.04 ns，$CK=0$，$D=0$，$A_x=0.03$，$A_y=1.21$，$A_x<A_y$，输出Q依然等于0；在2.04～2.05 ns，$CK=1$，$D=1$，$A_x=0.47$，$A_y=0.34$，$A_x>A_y$，由此$Q=1$；在2.05～2.06 ns，$CK=0$，$D=1$，由于$A_x=0.42>A_y=0.04$，因此$Q=1$。由于实现机理相同，这里不再对2.06～2.2 ns内锁存运算的实现过程详细描述。D锁存运算的真值表如表2所示，其中“×”表示D的取值0或者1，Q^n表示逻辑输出的当前状态，即输入信号没有到来时逻辑输出状态，Q^{n+1}表示次态，即输入信号到来后逻辑输出的状态。综上分析可得，当$CK=1$时，逻辑输出Q^{n+1}与逻辑输入D保持一致，即$Q^{n+1}=D$；当$CK=0$时，逻辑输出Q^{n+1}维持之前的状态不变。因此时钟同步下的高速光混沌D锁存运算成功被实现，用逻辑函数可表示为$Q^{n+1}=D$，$CK=1$。

图5展示了时钟同步下的高速光混沌D触发运算。图5(a)为上升沿触发的光时钟信号，在时钟区间[2 ns，2.02 ns)，CK无上升沿信号，$D=0$，根据式(23)和式(24)计算得$A_x=0.01$，$A_y=0.96$，$A_x<A_y$，因此$Q=0$。CK在2.02 s出现第一个上升沿，在[2.02 ns，2.025 ns)和[2.025 ns，2.03 ns)区间内，D分别取值为0和1，计算得$A_x=7.57\times10^{-4}$，$A_y=0.67$，$A_x<A_y$，可得$Q=0$。在[2.03 ns，2.04 ns)区间内，$D=1$，计算得$A_x=5.57\times10^{-4}$，$A_y=0.87$。由于$A_x<A_y$，$Q=0$。CK在2.04 s出现第二个上升沿，在[2.04 ns，2.045 ns)和[2.045 ns，2.05 ns)区间内，D分别取值为1和0，计算得到$A_x=0.56$，$A_y=0.37$。此时$A_x>A_y$，输出Q跳变为1。在后续的[2.05 ns，2.06 ns)区间内，前5 ps内$D=0$，后5 ps内$D=1$，计算得$A_x=0.40$，$A_y=0.05$，因$A_x>$




图4　时钟同步下的高速光混沌D锁存运算。(a)光时钟信号CK；(b)逻辑输入D；(c)逻辑输出Q；(d)外加电场E_0；(e)x偏振分量强度和逻辑输出组合；(f)y偏振分量强度和逻辑输出组合

Fig. 4　High-speed optical chaotic D-latch operations with clock synchronization. (a) The optical clock signal CK; (b) The logic input D; (c) The logic output Q; (d) The applied electric field E_0; (e) The combination of x-PC intensity and logic output; (f) The combination of y-PC intensity and logic output

表2　D锁存运算真值表

Table 2　The truth table of D-latches

CK	D	Q^{n+1}
0	×	Q^n
1	0	0
1	1	1

A_y，Q保持为1。CK在2.06 ns出现第三个上升沿。在[2.06 ns, 2.07 ns)区间内，前5 ps内D=1，后5 ps内D=0，计算得A_x=0.45，A_y=0.01。由于A_x>A_y，Q=1。在[2.07 ns, 2.08 ns)时间区间内，初始5 ps内D=0，随后5 ps内切换为D=1，计算得A_x=0.40，A_y=0，因A_x>A_y，输出Q持续保持为1。由于实现机理相同，这里不再详细描述2.08～2.2 ns内触发运算的实现过程。D触发运算的真值表如表3所示，其中“↑”表示光时钟信号CK的上升沿状态，“*”表示光时钟信号CK除上升沿以外的所有状态如CK=0，CK=1或下降沿状态。综上分析可得，只有在CK的上升沿系统才接收输入信号，而在CK=0、CK=1与CK的下降沿均对输入信号封锁，保持之前的输出状态，即时钟同步下的高速光混沌D触发运算成功被实现，用逻辑函数可表示为Q^{n+1}=D，CK↑。

通过控制外加电场，进一步展示了运算的可重构多重触发性能，实现了时钟同步下的高速可重构多重触发光混沌D锁存和D触发运算，如图6所示。在2～2.05 ns内，光时钟信号包含3个比特位时间长度的高电平，且逻辑输出只在光时钟信号的高电平作用下改变状态，因此实现了D锁存运算；在2.05～2.09 ns，光时钟信号包含2个上升沿，且逻辑输出在光时钟信号上升沿的变化瞬间才改变状态，由此实现了D触发运算；在2.09～2.15 ns内系统从D触发运算切换至D锁存运算；最后在2.15～2.2 ns，系统又切换回D触发运算。




图5 时钟同步下的高速光混沌D触发运算。(a)光时钟信号*CK*;(b)逻辑输入*D*;(c)逻辑输出*Q*;(d)外加电场E_0;(e)*x*偏振分量强度和逻辑输出组合;(f)*y*偏振分量强度和逻辑输出组合

Fig. 5 High-speed optical chaotic D-flip-flop operations with clock synchronization. (a) The optical clock signal *CK*; (b) The logic input *D*; (c) The logic output *Q*; (d) The applied electric field E_0; (e) The combination of *x*-PC intensity and logic output; (f) The combination of *y*-PC intensity and logic output

表3 D触发运算真值表

Table 3 The truth table of D-flip-flops

CK	*D*	Q^{n+1}
*	×	Q^n
↑	0	0
↑	1	1

以上分析表明该系统能在D锁存和D触发运算间灵活切换,具备良好的可重构多重触发性能。

值得注意的是光混沌D锁存和D触发运算的实现会受系统参数如光注入强度(k_x和k_y)以及比特位时间*T*的影响。不合适的系统参数值可能会引入比特错误,从而损害逻辑运算的完整性。为此,引入成功概率(Success Probability, SP)来评估D锁存和D触发运算的可靠性。它等于逻辑输出正确的比特数和总的比特数之比。根据定义计算了D锁存和D触发运算的成功概率对光注入强度k_x(k_y)和比特位时间*T*的依赖性,如图7所示。数值计算中,设置比特位时间为从1 ps至50 ps,步长为1 ps。设置光注入强度为从5 ns^{-1}至50 ns^{-1},步长为0.5 ns^{-1}。因此样本数量为50×91=4 550。从图7(a)可知光注入强度k_x(k_y)小于9 ns^{-1}时,D锁存运算的成功概率小于1,表明逻辑输出产生误码;当k_x(k_y)大于9 ns^{-1}且*T*大于12 ps时,成功概率恒等于1,表明逻辑输出没有产生误码。随着k_x(k_y)的逐渐增大,在保证成功概率恒为1的条件下,*T*的下限值越来越小,如当k_x(k_y)为18 ns^{-1}时,*T*的下限值为5 ps;当k_x(k_y)增长至35 ns^{-1}时,*T*的下限值降至4 ps;当k_x(k_y)超过36 ns^{-1}时,*T*的下限值稳定地降为3 ps,即运算速度达到333.3 Gb/s。图7(b)中D触发运算成功概率的演变与图7(a)近似相同,当光注入强度k_x(k_y)小于9 ns^{-1}时,D触发器的成功概率小于1;在保证成功概率恒为1的条件下,随着k_x(k_y)的逐渐增大,*T*的下限值也越来越小,且当k_x(k_y)超过43 ns^{-1}时,*T*的下限值也稳定地降为3 ps。因此综上分析可知k_x(k_y)小于9 ns^{-1}时,D锁存和D触发运算的逻辑输出会产生误码,无法实现正常




图6　时钟同步下的高速可重构多重触发光混沌D锁存和D触发运算。(a)光时钟信号CK；(b)逻辑输入D；(c)逻辑输出Q；(d)外加电场E_0；(e)x偏振分量强度和逻辑输出组合；(f)y偏振分量强度和逻辑输出组合

Fig. 6　High-speed reconfigurable multi-triggered optical chaotic D-latch and D-flip-flop operations with clock synchronization. (a) The optical clock signal CK; (b) The logic input D; (c) The logic output Q; (d) The applied electric field E_0; (e) The combination of x-PC intensity and logic output; (f) The combination of y-PC intensity and logic output




图7　光混沌D锁存和D触发运算的成功概率在参数空间$k_x(k_y)$和T内的演变。(a)光混沌D锁存器的成功概率演变；(b)光混沌D触发器的成功概率演变

Fig. 7　Mappings of the SP evolution of optical chaotic D-latch and D-flip-flop operations in parameter space of $k_x(k_y)$ and T. (a) The SP evolution of optical chaotic D-latches; (b) The SP evolution of optical chaotic D-flip-flops

的逻辑运算功能。在D锁存和D触发不出现误码的条件下，通过增大光注入强度$k_x(k_y)$能有效地降低T的下限值，提高运算速度，且运算速度最高可达333.3 Gb/s。

由于系统中的自发辐射噪声对D锁存和D触发运算的可靠性也会产生很大的影响，为此进一步研究了成功概率对自发辐射噪声强度的依赖性，如图8所示。由于采用相同的解调机制，D锁存运算和D触发运算的成功概率随自发噪声强度的演变曲线近乎完全吻合。从图中可得自发辐射噪声强度在高达1.6×10^{10}时，它们的成功概率依然为1。随着噪声强度持续增长至5×10^{10}，成功概率曲线出现振荡且越来越剧烈，但成功概率保持在0.98以上。在保证逻辑输出不会产生误码的前提下，本方案中光时钟信号的比特位时间设定为

10 ps，它只有钟课题组方案中光时钟比特位时间的一百分之一，即本方案中的运算速度是钟课题组方案中的运算速度的100倍，且系统噪声容限是钟课题组方案中噪声容限的1.6×10^3倍。以上结果表明本方案所实现的光混沌D锁存和D触发运算在运算速度和抗噪声性能方面都有着出色的表现。




图8 D锁存和D触发运算的成功概率对自发辐射噪声强度的依赖性。(a)自发辐射噪声对D触发器成功概率的影响；(b)自发辐射噪声对D锁存器成功概率的影响

Fig. 8 The dependency of the *SP* of the D flip-flops and D latches on the spontaneous emission noise strength. (a) The influence of spontaneous emission noise on the SP of D-Flip-flops; (b) The influence of spontaneous emission noise on the SP of D-latches

3 结论

基于外部光注入VCSEL的丰富动力学行为和电光调制理论，提出一个新颖的方案来实现时钟同步下的高速可重构多重触发光混沌D锁存和D触发运算。计算了$VCSEL_2$的动力学状态和偏振双稳态的演变，并发现外加电场取值11 kV/mm和25 kV/mm间切换和能诱导$VCSEL_2$产生偏振转换行为。根据计算结果把光注入振幅调制成光逻辑输入和光时钟信号，并提出新的均值比较机制来解调逻辑输出。通过控制外加电场，成功实现了光混沌D锁存和D触发运算，并展示了它们灵活的可重构多重触发性能。另外，还计算了D锁和D触发运算的成功概率对系统参数比特位时间和光注入强度的依赖性，结果表明光注入强度小于$9\ ns^{-1}$时，D锁存和D触发运算的逻辑输出会产生误码；在保证D锁存和D触发运算成功概率为1条件下，增大光注入强度能有效地降低比特位时间的下限值，提升运算速度，且当光注入强度大于$43\ ns^{-1}$时，比特位时间的下限值能稳定地降至3 ps，即运算速度高达333.3 Gb/s。最后，计算了自发辐射噪声对D锁存和D触发运算可靠性的影响，发现当自发辐射噪声强度高达1.6×10^{10}时，成功概率依然等于1；当噪声强度增长至5×10^{10}，成功概率能保持在0.98以上，以上结果表明D锁存和D触发运算具有良好的抗噪声性能。本文提出的高速可重构多重触发光混沌D锁存和D触发运算在不可避免噪声且需高速同步多重触发的光学数字混沌信号处理和光混沌计算体系中具有潜在的应用前景。

参考文献

[1] TANG Xi, XIA Guangqiong, RAN Can, et al. Fast physical random bit generation based on a broadband chaotic entropy source originated from a filtered feedback WRC-FPLD[J]. IEEE Photonics Journal, 2019, 11(2): 7800710.

[2] TANG Xi, XIA Guangqiong, JAYAPRASATH E, et al. Multi-channel physical random bits generation using a vertical cavity surface-emitting laser under chaotic optical injection[J]. IEEE Access, 2018, 6: 3565-3572.

[3] ZHONG Dongzhou, XU Geliang, LUO Wei. The real-time multi-target ranging based on chaotic polarization laser radars in the drive-response VCSELs[J]. Optics Express, 2017, 25(18): 21684-21704.

[4] ZHONG Dongzhou, XIAO Zhenzhen, YANG Guangze, et al. Real-ranging of six orientational targets by using chaotic polarization radars in the three-node VCSEL network[J]. Optics Express, 2019, 27(7): 9857-9867.

[5] ZHONG Dongzhou, XU Zhe, ZHAO Keke, et al. Exploring of chaotic secure communications with high-speed using optical reservoir computers[J]. Acta Photonica Sinica, 2022, 51(4): 0406005.
钟东洲, 徐喆, 赵可可, 等. 基于光学储备池计算的高速混沌保密通信研究[J]. 光子学报, 2022, 51(4): 0406005.

[6] HOU Yushuang, XIA Guangqiong, YANG Wenyan, et al. Prediction performance of reservoir computing system based on a semiconductor laser subject to double optical feedback and optical injection[J]. Optics Express, 2018, 26(8): 10211-10219.

[7] ZHONG Dongzhou, DENG Wanan, HOU Peng, et al. Recognition of noisy digital images using the asymmetric coupling semiconductor chaotic lasers network[J]. Photonics, 2023, 10(11): 1191.

[8] KAUR G, AGARWAL R, PATIDAR V. Chaos based multiple order optical transform for 2D image encryption[J]. Engineering Science and Technology, an International Journal, 2020, 23: 998-1014.
[9] LI Xiaofeng, PAN Wei, LUO Bin, et al. Mismatch robustness and security of chaotic optical communications based on injection locking chaos synchronization[J]. IEEE Journal of Quantum Electronics, 2006, 42(9): 953-960.
[10] KE Junxiang, YI Lilin, YANG Zhao, et al. 32 Gb/s chaotic optical communications by deep-learning-based chaos synchronization[J]. Optics Letters, 2019, 44(23): 5776-5779.
[11] ZAMORA-MUNT J, MASOLLER C. Numerical implementation of a VCSEL-based stochastic logic gate via polarization bistability[J]. Optics Express, 2010, 18(16): 16418-16429.
[12] PERRONE S, VILASECA R, MASOLLER C. Stochastic logic gate that exploits noise and polarization bistability in an optically injected VCSEL[J]. Optics Express, 2012, 20(20): 22692-22699.
[13] SALVIDE M F, MASOLLER C, TORRE M S. All-optical stochastic logic gate based on a VCSEL with tunable optical injection[J]. IEEE Journal of Quantum Electronics, 2013, 49(10): 886-893.
[14] ZHONG Dongzhou, JI Yongqiang, LUO Wei. Controllable optoelectronic composite logic gates based on the polarization switching in an optically injected VCSEL[J]. Optics Express, 2015, 23(24): 29823-29833.
[15] YAN Senlin. Chaotic laser parallel synchronization and its application in all-optical logic gates[J]. Acta Physica Sinica, 2013, 62(23): 230504.
颜森林. 混沌激光并行同步及其在全光逻辑门中的应用[J]. 光学学报, 2013, 62(23): 230504.
[16] XU Geliang, XU Jian, KONG Lingli. Reconfigurable optical chaotic logic operations with fast rate for picosecond scale [J]. Acta Photonica Sinica, 2021, 50(5): 0506008.
许葛亮, 徐健, 孔令立. 皮秒量级的快速率可重构光混沌逻辑运算[J]. 光子学报, 2021, 50(5): 0506008.
[17] XU Geliang, XING Shiliang, YE Song. Reconfigurable and storable chaotic logic operations with the performance of error detection and correction[J]. Acta Photonica Sinica, 2023, 52(11): 1106004.
许葛亮, 幸世亮, 叶松. 具备检错和纠错性能的可重构可存储的混沌逻辑运算[J]. 光子学报, 2023, 52(11): 1106004.
[18] ZHONG Dongzhou, YANG Gguangze, XIAO Zhenzhen. Optical chaotic data-selection logic operation with the fast response for picosecond magnitude[J]. Optics Express, 2019, 27(16): 23357-23367.
[19] XU Geliang L, WANG Kun, XU Liang, et al. High-speed optical chaotic data selection logic operations with the performance of error detection and correction[J]. Photonics, 2024, 11(7): 586.
[20] HILL M T, DORREN H J, DE VRIES T, et al. A fast low-power optical memory based on coupled micro-ring lasers [J]. Nature, 2004, 432(7014): 206-209.
[21] LIU Y, MCDOUGALL R, HILL M T, et al. Packaged and hybrid integrated all-optical flip-flop memory [J]. Electronics Letters, 2006, 42(24): 1399-1400.
[22] PLEROS N, APOSTOLOPOULOS D, PETRANTONAKIS D, et al. Optical static RAM cell[J]. IEEE Photonics Technology Letters, 2009, 21(2): 73-75.
[23] KUMAR S, SINGH G, BISHT A, et al. Design of D flip-flop and T flip-flop using Mach-Zehnder interferometers for high-speed communication[J]. Applied Optics, 2015, 54(21): 6397-6405.
[24] RAO D, PALACHARLA V, SWARNAKAR S, et al. Design of all-optical D flip-flop using photonic crystal waveguides for optical computing and networking[J]. Applied Optics, 2020, 59(23): 7139-7143.
[25] LI Wenbo, MA Shaozhen, HU Hongyu, et al. All-optical latches based on two-photon absorption in semiconductor optical amplifiers[J]. Journal of the Optical Society of America B, 2012, 29(9): 2603-2609.
[26] LEE H J. A new all-optical flip-flop based on absorption nulls of an injection-locked FP-LD[J]. Current Optics and Photonics, 2020, 4: 405-410.
[27] REZAEI M, ZARIFKAR A. Graphene-based plasmonic electro-optical SR flip-flop with an ultra-compact footprint[J]. Optics Express, 2020, 28(17): 25167-25179.
[28] BHARTI G, RAKSHIT J. Design of all-optical JK, SR and T flip-flops using micro-ring resonator-based optical switch [J]. Photonic Network Communications, 2018, 35(3): 381-391.
[29] PAL A, KUMAR S, SHARMA S. Design of optical SR latch and flip-flop using electro-optic effect inside Lithium-Niobate-based Mach-Zehnder interferometers[J]. Journal of Optical Communications, 2019, 40(2): 119-134.
[30] ZHONG Dongzhou, YANG Guangze, ZENG Neng, et al. Optical chaotic flip-flop operations with multiple triggering under clock synchronization in the VCSEL with polarization-preserved optical injection[J]. Optics Express, 2020, 28(7): 10363-10377.
[31] ZHENG Guoliang, WANG Hongchen, SHE Weilong. Wave coupling theory of Quasi-phase-matched linear electro-optic effect[J]. Optics Express, 2006, 14(12): 5535-5540.

High-speed Reconfigurable Multi-triggered Optical Chaotic D-latch and D-flip-flop Operations under Clock Synchronization

XU Geliang[1], ZHOU Yuting[2], ZHU Liping[2], SONG Xinyan[2], YE Song[1], FANG Yuanjie[1], LIU Yingying[1], XU Jian[1], JIANG Xianke[2], LI Rantian[2]

(1 *School of Electronic Engineering, Chaohu University, Hefei* 238000, *China*)

(2 *School of Computer Science and Artificial Intelligence, Chaohu University, Hefei* 238000, *China*)

Abstract: At present, most optical chaotic logic devices can only complete a single logic function, and can not meet the requirements of more complex logic functions for optical signal packet switching nodes in chaotic networks, so the related research of optical chaotic logic devices has shifted from basic logic to complex sequential logic. Optical chaotic latches and flip-flops, serving as the basic building blocks and memory units of optical chaotic sequential logic devices, can be integrated with combinational logic devices such as adders, subtractors, and multipliers to enable the realization of more advanced modules, including shift registers, counters, and random-access memories. However, previous studies have predominantly focused on clock-free single-trigger flip-flops with identical triggering conditions, exhibiting limited confidentiality and weak noise immunity. Current research on implementing flip-flops using chaotic lasers remains relatively scarce.

Based on optical injection cascaded VCSELs chaotic system, electro-optic modulation theory and polarization bistability, we successfully implement high-speed reconfigurable multi-triggered optical chaotic D-latch and D-flip-flop operations under clock synchronization. Firstly, we numerically investigate the evolution of dynamic states for both polarization component (x-PC and y-PC) in the strongly injected $VCSEL_2$ with respect to the optical injection amplitude and applied electric field, as well as the polarization bistability as a function of the optical injection amplitude. We observe that the polarization switching behavior of $VCSEL_2$ can be induced by alternating the applied electric field between 11 kV/mm and 25 kV/mm. When E_0=11 kV/mm and E_{inj} exceeds 4.7, the y-PC is completely suppressed by the x-PC, and the x-PC assumes absolute dominance. If E_0=25 kV/mm and E_{inj} also exceeds 4.7, y-PC dominates, while the x-PC is completely suppressed. And we propose a novel mean-value comparison mechanism to demodulate the x-PC and y-PC from $VCSEL_2$ for the acquisition of logic outputs. Then we demonstrate the implementations of reconfigurable multi-triggered optical chaotic D-latches and D-flip-flops that are synchronized by a clock signal and response for as short as 10 ps bit time. By calculating the dependence of the success probability of D-latches and D-flip-flops on bit time and optical injection strength, we discover that when the optical injection strength k_x (k_y) is less than 9 ns^{-1}, the success probability of the D-latches is below 1, indicating the occurrence of bit errors in the logic output. And under the premise of a success probability of 1, increasing the optical injection strength can effectively reduce the lower limit of bit time. When the optical injection strength exceeds 43 ns^{-1}, the lower limit of bit time can be stably reduced to 3 ps, achieving a computational speed of up to 333.3 Gb/s. Finally, by evaluating the impact of spontaneous emission noise on the reliability of D-latches and D-flip-flops, we demonstrate that the success probability remains unity even at a noise strength as high as 1.6×10^{10}. Even the noise strength increases to 5×10^{10}, the success probability remain above 0.98. These results demonstrate that the D-latches and D-flip-flops exhibit outstanding characteristics including high-speed operation, strong noise immunity, and flexible reconfigurability, which hold significant application and reference value in chaotic secure communication networks.

Key words: D-latch; D-flip-flop; Clock synchronization; Optical chaos; Polarization bistability

OCIS Codes: 200.4660; 200.4560; 060.4510; 140.1540

CSTR: 32255.14.gzxb20265501.0114001

Foundation item: National Natural Science Foundation of China (62303076), Natural Science Research Project of Anhui Educational Committee (2022AH051724, 2024AH051341), Anhui Provincial Engineering Technology Research Center for Biomedical Instrument (2023BM07), University-level Undergraduate Innovation and Entrepreneurship Training Program (X202510380082), Research on Metasurface-based Antenna Technology for Future Mobile Communications (hxkt20230319)