DOI：10.13234/j.issn.2095-2805.2026.9.307 **中图分类号**：TM464 **文献标志码**：A

基于平面磁集成变压器的高位取能电源设计

朱一昕[1](中国电源学会会员)，张 威[1]，刘淳铭[1](中国电源学会学生会员)，许德智[2]
(1.江南大学物联网工程学院，无锡 214122；2.东南大学电气工程学院，南京 210000)

摘要：高位取能电源是一种高压宽范围输入的取能电源，应用于柔性直流输电系统中，为模块化多电平换流器MMC(modular multilevel converter)子模块控制电路供电。为使取能电源在更高、更宽范围的输入电压下工作，采用多路输入串联结构降低功率与磁性器件的电压应力。针对串联电路中磁性元件过多和各级输入电压均压难的问题，设计了一种基于平面磁集成变压器的高位取能电源。首先介绍了双管反激拓扑及其重要模态，并对自均压原理展开分析；接着对平面磁集成变压器进行具体设计；然后利用Maxwell软件对平面磁集成变压器仿真，分析变压器的磁密分布、损耗情况和温升特性；最后搭建了输入电压为350.0 ~4 000.0 V、输出电压为400 V的可稳定、有效工作的样机。实验结果表明了设计的有效性。

关键词：高位取能电源；双管反激；输入串联；平面磁集成变压器

Design of High-voltage Power Supply Based on Planar Magnetic Integrated Transformer

ZHU Yixin[1], *Member*, *CPSS*, ZHANG Wei[1], LIU Chunming[1], *Student Member*, *CPSS*, XU Dezhi[2]
(1. School of Internet of Things Engineering, Jiangnan University, Wuxi 214122, China; 2. School of Electrical Engineering, Southeast University, Nanjing 210000, China)

Abstract: The high-voltage power supply is a high-voltage and wide-range input power supply, which is used in flexible DC transmission systems to power the modular multilevel converter (MMC) submodule control circuit. In order to make the power supply work under a higher and wider input voltage range, a multi-channel input series structure is used to reduce the voltage stress of power and magnetic devices. In view of the problem of too many magnetic components in the series circuit and whether the input voltage at each level is balanced, a high-voltage power supply based on planar magnetic integrated transformer designed. First, the double-switch flyback topology and its important modes are introduced, and the principle of voltage self-balanced is analyzed. Subsequently, the planar magnetic integrated transformer is specifically designed. Then the planar magnetic integrated transformer is simulated by Maxwell software. The magnetic density distribution, loss and temperature rise characteristics of the transformer are analyzed. Finally, a prototype that can operate stably and effectively with an input voltage of 350.0 V~4 000.0 V and an output voltage of 400 V is built. The experimental results show the effectiveness of the design.

Keywords: High-level power supply; dual-switch flyback; input series; planar magnetic integrated transformer

在我国电力能源分布地与负载需求地相距较远的背景下，柔性直流输电技术越来越受到国内研究人员的关注，其中应用于柔性直流输电系统子模块供电的辅助电源——高位取能电源逐渐出现在人们的视野，而取能电源设计的合理性直接关系到柔性直流输电系统换流阀的稳定运行[1-3]。高位取能电源是一种小功率、高降压比的隔离型DC-DC变换器，它可以精确控制输入电压和输出电压的转换过程，确

收稿日期：2025-01-07；**修回日期**：2025-03-09；**录用日期**：2025-03-18；**网络首发日期**：2025-03-26
基金项目：国家自然科学基金优秀青年科学基金资助项目(62222307)
This work is supported by National Natural Science Foundation of China Youth Fund under the grant 62222307

保在宽范围输入电压下,作为辅助电源为换流阀子模块内部单元提供稳定可靠的电力支持。

为了能够满足取能电源输入电压高、范围宽的要求，通常采用输入串联输出串联 ISOS(input series output series)级联型结构，然而，这种结构会导致高频变压器等磁性元件的数量过多,从而产生较强的高频噪声，进而影响电源输出的电能质量。此外，在高电压输入下，多路串联的各电路间会出现不均压的情况，从而导致部分器件电压应力过高、器件过热、系统不稳定等问题，而磁集成技术可将多个高频变压器进行集成并均压,因此可采用该技术解决此类问题[4-5]。传统变压器因骨架较高、体积较大，难以满足高功率密度的要求，且因自身工艺，其漏感较大，而采用平面技术可有效提高功率密度、降低漏感并提升变压器的散热性能，进而提升系统的整体性能[6-7]。

目前，针对磁集成技术的自均压，文献[8-9]研究了一种 2 个串联模块交错工作的正激拓扑结构，通过磁集成技术将 2 个串联模块的变压器集成，减少了磁性元件数量，且因为磁集成变压器的作用,无需额外的控制策略即可实现串联模块的自均压,但 2 个模块交错工作使得增加任意数量的模块变得较为困难、灵活性较差。文献[10-11]设计了一种两路全桥模块串联电路，2 个全桥模块在磁集成变压器的作用下，可实现输入电压相互调节，但在大功率下，滤波电容较大；在小功率下，2 个模块的输入电压存在差异。文献[12-13]提出了一种串联的多路单管反激拓扑,将多路单管反激电路的变压器集成，实现了较高电压的输入，但单管反激拓扑需配置电阻-电容-二极管 RCD(resistor-capacitor-diode)吸收电路，增加了电路成本，且在高电压时，开关管会承受较高的电压,使得开关管选型困难。因此,在无需额外的控制策略下,可利用磁集成变压器各一次侧绕组的耦合来实现各串联模块的均压。

本文针对当前磁集成技术均压难和高位取能电源输入电压高、范围宽等问题，设计了一种基于平面磁集成变压器的高位取能电源，可实现宽范围、高电压输入，且无需外加控制策略即可实现自均压。此外，双管反激拓扑的选择与平面技术的运用有效降低了漏感，减少了开关管电压应力。本文设计的高位取能电源系统的效率较高，实验结果验证了设计的可行性。

1 电路原理分析

1.1 双管反激拓扑分析

双管反激电路输入电压等级高、范围宽，与单管反激电路相比,在高电压下具有更优的性能,因此选择双管反激电路拓扑作为本文取能电源的主电路拓扑。为解决高位取能电源磁性元件数量较多的问题，本文采用磁集成技术对变压器进行集成，以减少变压器的个数。双管反激电路拓扑如图 1 所示。




图 1 双管反激电路拓扑

Fig. 1 Topology of dual-switch flyback circuit

如图 1 所示，对上、下 2 个反激模块中的变压器进行集成设计。开关管 $S_1 \sim S_8$ 同时开通或关断，当 $S_1 \sim S_8$ 关断时，二极管 $D_1 \sim D_8$ 组成的钳位电路能够为变压器的漏感电流提供通路,同时漏感电流回馈至电源端,并且使 $S_1 \sim S_8$ 的电压应力为电源电

压(输入电压)U_{in}。采用变压器集成的双管反激电路，不仅能够有效降低开关管的电压应力，保护开关管不致损坏，还可以减少磁性元件数量，获得良好的电能质量，提高电路效率。

1.2 变压器漏感影响分析

变压器中的漏感 L_k 是未完全耦合到二次侧的电感，在开关电源中，输出电压纹波ΔU_{out} 主要由输出电容 C_{out} 的充放电决定，ΔU_{out}=$\Delta Q/C_{out}$，其中，ΔQ 为每个开关周期内电容充放电的电荷量。理想情况下，即变压器无漏感时，二次侧电流在开关管关断后立即建立，其峰值电流为

$$I_{sec,peak}=\frac{N_p I_{pri,peak}}{N_s} \tag{1}$$

式中：$I_{sec,peak}$、$I_{pri,peak}$ 分别为二次侧、一次侧的峰值电流；N_p、N_s 分别为一、二次侧绕组匝数。理想情况下的电荷量 ΔQ_{ideal} 可由二次侧电流波形计算得到，即

$$\Delta Q_{ideal}=0.5I_{sec,peak}(1-D)T \tag{2}$$

式中：D 为占空比；T 为开关周期。当变压器存在漏感时，二次侧电流的峰值减小、有效导通时间缩短，因此实际情况下的电荷量 $\Delta Q_{leakage}$ 为

$$\Delta Q_{leakage}=0.5I_{sec,peak}t_{eff} \tag{3}$$

式中，t_{eff}为二次侧有效导通时间，t_{eff}=[(1−D)T]−t_r，t_r为延迟时间，其表达式为

$$t_r=\frac{L_k I_{sec,peak}}{U_{out}+U_F} \tag{4}$$

式中：U_{out}为输出电压；U_F为整流二极管的管压降。因此可以得出 ΔU_{out} 的表达式为

$$\Delta U_{out}\propto\frac{L_k I_{pri,peak}^2}{(U_{out}+U_F)C_{out}} \tag{5}$$

由式(5)可知，输出电压纹波与变压器漏感呈正相关，因此可以通过减小变压器漏感来获得良好的电压纹波，从而获得较好的电能质量。

1.3 拓扑模态分析

由于 4 路双管反激的分析方式、工作模态与开关管的通断一致，因此仅分析 1 路即可。可将图 2 所示的分析示例电路简化为 1 路双管反激，其等效电路如图 3 所示，工作波形如图 4 所示。图中：U_{gs}为开关管导通电压；U_{ds}为开关管钳位电压；I_d为流过开关管的电流；I_{lm}为一次侧电流。双管反激电路共有 4 个工作模态，其分析如下。

模态 1[t_0, t_1)：在t_0时刻，S_1和S_2同时开通，直流输入电压 U_{in1} 为变压器一次侧励磁电感L_m和漏感 L_k 提供能量，I_{lm} 以斜率$\mathrm{d}I_{lm}/\mathrm{d}t=U_{in1}/(L_m+L_l)$增大，直至$t_1$时刻结束。在此期间二次侧二极管 D_9 反向截止，负载电压由电容提供，如图 3(a)所示。

模态 2[t_1, t_2)：在 t_1时刻，S_1和S_2关断，一次侧电感电压反向，D_1 和 D_5 导通，此时开关管的电压钳位在 U_{in1}，漏感电流经二极管回路将能量回馈至电源，I_{lm}开始减小。同时，D_9导通，二次侧电感给电容充电并为负载供能，直至 t_2时刻结束。





图 2　分析示例电路

Fig. 2 Analysis example circuit



(a) 导通时刻

(b) 关断时刻

图 3　开关管通、断时等效图

Fig. 3 Equivalent diagrams of the switch tube when it is on and off

模态 3[t_2, t_3)：在 t_2 时刻，D_1 和 D_5 停止导通，二次侧电流 I_{l2} 增大至最大值，开关管的电压降至 $1/2(U_{in1}+nU_{o1})$，其中，n 为一、二次侧匝数比，U_{o1} 为输出电压。同时，I_{l2} 以某一速度开始减小，直至 t_3 时刻降为 0，二次侧电感停止向电容和负载供能。

模态 4[t_3, t_4]：在 t_3 时刻，二次侧电流降为 0，二次侧向一次侧反射的电压与一次侧绕组电压也为 0，此时开关管两端电压为 $1/2U_{in1}$；在 t_4 时刻，新的周期开关管开通。




图 4 双管反激工作模态

Fig. 4 Dual-switch flyback working mode

1.4 磁集成自均压原理分析

为简化分析，假设每个开关管的开通电阻为 0，变压器一次侧 2 个绕组共磁路且匝数相同，忽略它们之间的电感差异，其简化分析电路如图 5 所示。图中：i_{C_1}、i_{C_2} 分别为电容 C_1、C_2 的放电电流；i_{L_1}、i_{L_2} 为流入变压器的电流；U_1、U_2 分别为电容 C_1、C_2 的电压；L_{11}、L_{22} 为自感；M_{12} 为互感。




图 5 简化分析电路

Fig. 5 Simplified analysis circuit

在模态 1 阶段，变压器二次侧不工作，此时变压器等效为耦合电感，由耦合电感模型可得

$$\begin{cases} U_1 = L_{11}\mathrm{d}i_{L_1}/\mathrm{d}t + M_{12}\mathrm{d}i_{L_2}/\mathrm{d}t \\ U_2 = L_{22}\mathrm{d}i_{L_2}/\mathrm{d}t + M_{12}\mathrm{d}i_{L_1}/\mathrm{d}t \end{cases} \tag{6}$$

$$M_{12} = k\sqrt{L_{11}L_{22}} = kL_{11} \tag{7}$$

式中，k 为耦合系数，$0 \leqslant k \leqslant 1$。假设在 t_1 时刻，U_1 与 U_2 之间存在差异，且两输入电压相差 ΔU_{in}，则

$$\begin{cases} U_1 = U_{in}/2 + \Delta U_{in} \\ U_2 = U_{in}/2 - \Delta U_{in} \end{cases} \tag{8}$$

t_1 时刻后，根据式(6)~式(8)可得

$$\begin{cases} \dfrac{\mathrm{d}[i_{L_1}(t-t_1)+i_{L_2}(t-t_1)]}{\mathrm{d}t} = \dfrac{U_{in}}{(1+k)L_{11}} \\ \dfrac{\mathrm{d}[i_{L_1}(t-t_1)+i_{L_2}(t-t_1)]}{\mathrm{d}t} = \dfrac{2\Delta U_{in}(t-t_1)}{(1+k)L_{11}} \end{cases} \tag{9}$$

在 t_1 时刻，$i_{L_1} = i_{L_2} = 0$，由式(9)可得

$$i_{L_1}(t-t_1) + i_{L_2}(t-t_1) = \{U_{in}/[(1+k)L_{11}]\}(t-t_1) \tag{10}$$

$$i_{C_1}(t-t_1) - i_{C_2}(t-t_1) = i_{L_1}(t-t_1) - i_{L_2}(t-t_1) = \int_{t_1}^{t} \frac{2\Delta U_{in}(t-t_1)}{(1-k)L_{11}}\mathrm{d}t \tag{11}$$

由式(10)可以看出，变压器一次侧电流之和与 ΔU_{in} 无关。从式(11)可以看出，在 t_1 时刻后，当 $\Delta U_{in} > 0$ 时，$i_{C_1} > i_{C_2}$，此时 C_1 的放电速度加快，C_2 的放电速度变慢；当 $\Delta U_{in} < 0$ 时，$i_{C_1} < i_{C_2}$，此时 C_1 的放电速度变慢，C_2 的放电速度加快。随着 k 的增大，$i_{C_1} - i_{C_2}$ 将增大，更易实现 C_1 和 C_2 之间的电压平衡。由式(10)、式(11)可知，在 t_1 时刻后，对于 C_1 有

$$C_{in}\mathrm{d}\Delta U_{in}(t-t_1)/\mathrm{d}t = -i_{C_1}(t-t_1) = I_{in} - i_{L_1}(t-t_1) \tag{12}$$

式中：C_{in} 为输入电容；I_{in} 为输入电流。由式(10)~式(12)可得微分方程为

$$\mathrm{d}^2\Delta U_{in}(t-t_1)/\mathrm{d}t^2 + \Delta U_{in}(t-t_1)/[(1-k)L_{11}C_{in}] = 0 \tag{13}$$

在 t_1 时刻，$\Delta U_{in} = \Delta U_{in}(t_1)$，$i_{C_1} = 0$，因此有

$$\Delta U_{in}(t-t_1) = \Delta U_{in}(t_1)\cos[(t-t_1)/\sqrt{(1-k)L_{11}C_{in}}] \tag{14}$$

t_1时刻后，U_1和U_2的表达式分别为

$$\begin{cases} U_1(t-t_1)=U_{\text{in}}/2+\Delta U_{\text{in}}(t-t_1)=U_{\text{in}}/2+ \\ \qquad \Delta U_{\text{in}}(t_1)\cos[(t-t_1)/\sqrt{(1-k)L_{11}C_{\text{in}}}] \\ U_2(t-t_1)=U_{\text{in}}/2-\Delta U_{\text{in}}(t-t_1)=U_{\text{in}}/2- \\ \qquad \Delta U_{\text{in}}(t_1)\cos[(t-t_1)/\sqrt{(1-k)L_{11}C_{\text{in}}}] \end{cases} \tag{15}$$

由式(15)可知，如果U_1与U_2之间存在差异，那么所有开关管在开通后均会出现谐振，谐振频率为

$$f_{\text{r}}=1/[2\pi\sqrt{(1-k)L_{11}C_{\text{in}}}] \tag{16}$$

从上述分析可以看出，无论滤波电容是否相同，均可通过平面磁集成变压器的各一次侧绕组的耦合来实现每个串联模块的自均压，且随着 k 的增大，自均压的速度更快。

当输入电压之间存在偏差时，磁集成变压器可实现模块间的自动均压。在均压的过程中一次侧电流会出现差异，其电流差 $\Delta I_{L_{12}}$ 可近似计算为

$$\Delta I_{L_{12}}=\frac{2\Delta U_{\text{in}}}{R_1+R_2} \tag{17}$$

式中，R_1 和 R_2 为模块的等效电阻。由式(17)可知，$\Delta I_{L_{12}}$ 与ΔU_{in} 成正比，过大的电流差会降低变压器的效率。实际应用中，开关管的异步通断会产生输入电压差异。

在开关管开通时，假设开关管开通电阻为 0 且 k=1。在 t_0时刻，电路中会有 N–1 个开关管率先导通，剩余的模块将在t_0+Δt_{on}(Δt_{on}为最大开通时间差)时开通，输入电压动态满足

$$\begin{cases} U_x(t-t_0)=\dfrac{U_{\text{in}}}{N}+\Delta U_{\text{o}}(t-t_0) \\ U_1(t-t_0)=U_{x-1}(t-t_0)=U_{x+1}(t-t_0)=\cdots= \\ \qquad U_N(t-t_0)=\dfrac{U_{\text{in}}}{N}-\dfrac{\Delta U_{\text{o}}(t-t_0)}{N-1} \end{cases} \tag{18}$$

式中：x 表示开关管与电感序数；U_x为第 x 个开关管与模块电压；N 为开关管与模块的数量；ΔU_{o}为开关管之间的电压差。t_0时刻后，N–1 个串联模块在变压器一次侧的等效电感为

$$L_{\text{eq}}=(N-1)L_{11}=\frac{N-1}{N}L_{\text{i}} \tag{19}$$

式中，L_{i}为开路总自感。同时存在关系式

$$\begin{cases} U_1(t-t_0)=L_{\text{eq}}\text{d}i_{L_1}(t-t_0)/\text{d}t \\ C_{\text{in}}\text{d}U_1(t-t_0)/\text{d}t=I_{\text{in}}(t-t_0)-i_{L_1}(t-t_0) \\ C_{\text{in}}\text{d}U_x(t-t_0)/\text{d}t=I_{\text{in}}(t-t_0) \end{cases} \tag{20}$$

结合式(18)~式(20)可得

$$\frac{\text{d}^2\Delta U_{\text{o}}(t-t_0)}{\text{d}t^2}+\frac{\Delta U_{\text{o}}(t-t_0)}{(N-1)L_{\text{i}}C_{\text{in}}}=\frac{U_{\text{in}}}{NL_{\text{i}}C_{\text{in}}} \tag{21}$$

由初始条件$\Delta U_{\text{o}}(t_0)=0$、$i_{L_1}(t_0)=I_{\text{i}}(t_0)=0$解得

$$\Delta U_{\text{o}}(t-t_0)=\frac{N-1}{N}U_{\text{in}}\left(1-\cos\frac{t-t_0}{\sqrt{(N-1)L_{\text{i}}C_{\text{in}}}}\right) \tag{22}$$

当开关管关断时，首个关断模块的输入电压会出现跃升，剩余模块满足

$$\begin{cases} i_{L_x}(t_1)=0 \\ i_{L_1}(t_1)=i_{L_{x-1}}(t_1)=i_{L_{x+1}}(t_1)=\cdots=i_{L_N}(t_1)= \\ \qquad U_{\text{in}}(t_1-t_0)/(N-1)L_{\text{i}} \end{cases} \tag{23}$$

式中，L_x为第 x 个电感。等效电感仍如式(19)所示，各串联模块的输入电压关系为

$$\begin{cases} U_x(t-t_1)=\dfrac{U_{\text{in}}}{N}+\Delta U_{\text{i1}}(t-t_1) \\ U_1(t-t_1)=U_{x-1}(t-t_1)=U_{x+1}(t-t_1)=\cdots= \\ \qquad U_N(t-t_1)=\dfrac{U_{\text{in}}}{N}-\dfrac{\Delta U_{\text{i1}}(t-t_1)}{N-1} \end{cases} \tag{24}$$

解得相似电流响应为

$$\Delta U_{\text{i1}}(t-t_1)=\frac{N-1}{N}U_{\text{in}}\left[1-\cos\frac{t-t_1}{\sqrt{(N-1)L_{\text{i}}C_{\text{in}}}}\right]+ I_{\text{in}}(t_1)\sqrt{\frac{(N-1)L_{\text{i}}}{C_{\text{in}}}}\sin\frac{t-t_1}{\sqrt{(N-1)L_{\text{i}}C_{\text{in}}}} \tag{25}$$

一般情况下，$U_x=U_{\text{in}}/N+\Delta U_{\text{o}}<U_{\text{in}}$，$U_x=U_{\text{in}}/N+\Delta U_{\text{i1}}<U_{\text{in}}$，因此式(22)与式(25)中的谐振只会在第 1 个 1/4 周期发生。为了达到该要求必须满足

$$\begin{cases} \Delta t_{\text{on}}<\dfrac{\pi}{2}\sqrt{(N-1)L_{\text{i}}C_{\text{in}}} \\ \Delta t_{\text{off}}<\dfrac{\pi}{2}\sqrt{(N-1)L_{\text{i}}C_{\text{in}}} \end{cases} \tag{26}$$

式中，Δt_{off}为所有开关管关断时间的最大差值。输入电容的最大过电压ΔU_{i1}为

$$\begin{cases}\Delta U_{\mathrm{o}}=\dfrac{N-1}{N}U_{\mathrm{in}}\left[1-\cos\dfrac{\Delta t_{\mathrm{on}}}{\sqrt{(N-1)L_{\mathrm{i}}C_{\mathrm{in}}}}\right]\\ \Delta U_{\mathrm{i1}}=\dfrac{N-1}{N}U_{\mathrm{in}}\left[1-\cos\dfrac{\Delta t_{\mathrm{off}}}{\sqrt{(N-1)L_{\mathrm{i}}C_{\mathrm{in}}}}\right]+\\ \quad I_{\mathrm{in}}(t_1)\sqrt{\dfrac{(N-1)L_{\mathrm{i}}}{C_{\mathrm{in}}}}\sin\dfrac{\Delta t_{\mathrm{off}}}{\sqrt{(N-1)L_{\mathrm{i}}C_{\mathrm{in}}}}\end{cases}\tag{27}$$

由式(27)可知，当开关管开通或关断时，会存在电压差且压差随着开通或者关断时间差的增大而增大。当Δt_{on}和Δt_{off}为常数时，C_{in}越大，压差越小，因此可通过合理选择输入电容来减少输入电压差，并保证开关管的均压。

2 电路及平面磁集成变压器设计

2.1 驱动电路设计

本文变压器一次侧有 8 个 MOS 管 Q_1~Q_8 同时开通和关断，且这些 MOS 管的源级电压各不相同，因此需要电压相同且相互隔离的驱动信号来给这些 MOS 管栅极提供电压。但仅靠芯片发波无法满足需求，故需设计驱动电路，如图 6 所示。图中以第 1 路驱动电路为例，当脉冲宽度调制 PWM(pulse width modulation)信号为高电平时，经过 Q_1 与 Q_2 组成的推挽放大电路，Q_1 开通、Q_2 关断，并为电容 C_1 充电；当 PWM 为低电平时，Q_1 关断、Q_2 开通，C_1 放电。驱动变压器二次侧 R_1 连接 MOS 管的




图 6 驱动电路

Fig. 6 Driving circuit

栅极，可抑制栅极电流振荡并防止 MOS 管漏源级悬空；Z_1 为 18 V 的稳压二极管，可防止 MOS 管过压击穿。

2.2 MOS 管的选取

在选择功率开关管时，耐压值和额定电流是决定选型的关键。本文采用的 4 路双管反激串联结构的设计目标是实现高电压和宽范围输入。取能电源的输入电压为 350.0~4 000.0 V，1 路双管反激的输入电压为 87.5~1 000.0 V，变压器一次侧电流峰值为 1.287 A。在双管反激电路中，MOS 管实际的电压应力为

$$U_{\mathrm{ds}}=\frac{U_{\mathrm{in1}}+U_{\mathrm{or}}}{2}+I_{\mathrm{pri,peak}}\sqrt{\frac{L_{\mathrm{k}}}{C_{\mathrm{oss}}}}\tag{28}$$

式中：U_{or} 为二次侧反射到一次侧的电压；C_{oss} 为 MOS 管的输出电容。MOS 管的电压选型应满足

$$U_{\mathrm{dss}}\geqslant 1.2U_{\mathrm{ds}}\tag{29}$$

式中，U_{dss} 为 MOS 管电压。

MOS 管的电流选型应满足

$$I_{\mathrm{d}}\geqslant 1.5I_{\mathrm{pri,peak}}\tag{30}$$

经过考虑选择意法半导体股份有限公司生产的型号为 STFW3N150 的 MOSFET。该 MOS 管具有 1 500 V 的耐压值，额定电流为 2.5 V，符合电气性能要求。

2.3 变压器电气参数设计

以 2 路双管反激电路为根据设计平面磁集成变压器的具体参数，设计过程中涉及的技术指标见表 1。

表 1 平面磁集成变压器设计技术指标

Tab. 1 Planar magnetic integrated transformer design technical indicators

参数	数值
输入电压 U_{in} /V	175.0~2 000.0
输出电压 U_{out} /V	200
输出功率 P_{out} /W	45
最大占空比 $D_{\max}$	0.47
开关频率 f_{s} /kHz	80
效率 η	0.85

由此，变压器匝比与一次侧电感的计算式分别为

$$n=\frac{U_{\text{in,min}}D_{\max}}{(U_{\text{out}}+U_{\text{f}})(1-D_{\max})} \tag{31}$$

$$L_{\text{p}}=\frac{U_{\text{in,min}}^{2}D_{\max}^{2}}{2P_{\text{out}}f_{\text{s}}/\eta} \tag{32}$$

式中：$U_{\text{in,min}}$为最小输入电压；U_{f}为整流二极管的管压降；P_{out}为输出功率。

一次侧 1 个绕组的电感可表示为

$$L_{\text{p1}}=L_{\text{p}}/4 \tag{33}$$

在制作变压器的过程中需要让磁心开气隙获得所需电感。为了防止磁心密度饱和，应合理设计变压器一、二次侧绕组的匝数。当绕组匝数过多时，不仅会增大绕组布线难度、增加绕组损耗，还需要采用更大的磁心来容纳过多的绕组，这会影响变压器的功率密度和空间利用率，导致变压器整体的可靠性变差。变压器一、二次侧绕组匝数的计算式分别为

$$N_{\text{p}}=\frac{D_{\max}U_{\text{in,min}}}{f_{\text{s}}A_{\text{e}}B_{\text{m}}} \tag{34}$$

$$N_{\text{s}}=\frac{N_{\text{p}}}{n} \tag{35}$$

式中：A_{e}为磁心有效截面积；B_{m}为最大磁通密度。

2.4 印制电路板绕组参数与绝缘设计

考虑到印制电路板 PCB(printed circuit board)价格较高且工艺复杂，以及铜箔电流与温升的关系，本文的平面磁集成变压器采用 5 块 4 层 PCB 上、下相叠。每块 PCB 均采用 PSPS 结构，其中 P 为一次侧绕组，S 为二次侧绕组；每层铜箔选用厚度为 70 μm。根据所选磁心与绕组匝数，选取较大的线宽，可表示为

$$w_{\text{t}}=\frac{b_{\text{w}}-(N+1)s}{N} \tag{36}$$

式中：w_{t}为绕组线宽；b_{w}为磁心窗口宽度；N 为一层绕组匝数；s 为绕组之间的距离，取值为 0.45 mm。

平面磁集成变压器的参数设计结果见表 2，图 7 为变压器绕组分布。

表 2　平面磁集成变压器参数设计结果

Tab. 2 Parameter design results of planar magnetic integrated transformer

参数	型号/数值
磁心类型	ECW38A
磁心材料	DMR95
一次侧绕组励磁电感/μH	199.67
一次侧绕组 1 匝数，一次侧绕组 2 匝数，二次侧匝数	16, 16, 42
一次侧辅助绕组匝数，二次侧辅助绕组匝数	4, 4
一次侧线宽，二次侧线宽/mm	1.2, 0.8
一次侧辅助绕组线宽，二次侧辅助绕组线宽/mm	1.8, 1.8




图 7　平面磁集成变压器绕组分布

Fig. 7 Winding distribution of planar magnetic integrated transformer

本文电源样机的输入电压为 350.0~4 000.0 V，1 个平面磁集成变压器的输入电压为 175.0~2 000.0 V，为充分保证变压器的耐压水平，根据表 3 选择介质厚度。在打样变压器的 PCB 绕组时，选择 6 层压合 PP，总厚度为 0.871 mm，并选择心板厚度为 0.500 mm。此外，为了保证 PCB 中铜箔绕组与磁心的安全耐压，使绕组与磁心的距离大于 0.60 mm，并在磁心中柱与边柱上包裹绝缘胶布。

表 3 平面变压器耐压设计要求

Tab. 3 Withstand voltage design requirements of planar transformer

耐压要求	心板介质厚度/mm	PP 介质厚度/mm
1 000 V/AC	≥0.100	≥0.130
2 000 V/AC	≥0.150	≥0.180
3 000 V/AC	≥0.200	≥0.230
4 000 V/AC	≥0.250	≥0.280
5 000 V/AC	≥0.300	≥0.330


3 平面磁集成变压器电磁特性仿真

本文首先利用 Ansys Maxwell 平台对设计的平面磁集成变压器建立等效的 3D 模型；接着在静电场与涡流场下对该变压器进行仿真，得出在 PSPS 结构下，变压器的磁通密度、电流密度、磁心损耗、绕组损耗、漏感；最后利用 Workbench 平台将 Maxwell 与 Icepak 联立仿真，得到平面磁集成变压器的热仿真结果。


3.1 变压器电磁特性仿真

在 Ansys Maxwell 平台中搭建平面磁集成变压器的 3D 仿真模型，如图 8(a)所示，外侧为磁心，磁心内部为交错排列的变压器绕组，磁心中柱留有气隙。为了验证设计的变压器能否稳定运行，在 Maxwell 中对搭建的模型进行仿真分析。在变压器绕组中通入 80 kHz 的电流，并设平面磁集成变压器的 2 个一次侧绕组的电感均为 200 μH，得到磁心磁通密度和电流密度的分布，分别如图 8(b)、8(c)所示。


由图 8(b)可知，变压器磁心中柱附近的磁通密度 B 较大，外围磁通密度较小，且整体分布对称。



(a) 平面磁集成变压器3D模型



(b) 磁心磁通密度分布



(c) 电流密度分布

图 8 平面磁集成变压器仿真模型及分布结果

Fig. 8 Simulation model and distribution results of planar magnetic integrated transformer

通过有限元仿真结果可知，磁心整体磁通密度 B 不超过 0.320 T，而磁心材料的磁通密度最大值 B_{max} = 0.530 T，因此在运行过程中磁心不会饱和。由图 8(b)可知，中间层的电流密度较大，这是因为板层相叠，但整体电流密度分布较集中。在实际布线时需注意绕组线宽与间距，以防止温度过高。

3.2 平面磁集成变压器损耗分析

平面变压器通常工作在高频下，磁心损耗可通过修正的 Steinmetz 方程计算得到，即

$$P_{core} = C_m f_s^{\alpha} B_{max}^{\beta} V_{core} K_T \tag{37}$$

式中：C_m 为磁心材料常数，由磁心厂商提供；α、β分别为磁心损耗频率和磁密指数，典型取值范围分别为 1.5~2.5、2.0~3.0；V_{core} 为磁心有效体积；K_T 为温度修正系数，通常为 1.0~1.2，随着温度的升高，损耗增加。经计算可得 P_{core} = 0.4 W。

由第 2.1 节和第 2.2 节可知变压器的工作频率、绕组匝数、厚度、宽度等参数，因此可先计算 1 块 4 层 PCB 的绕组损耗，进而计算变压器的绕组损耗。在高频工况下，需要考虑集肤效应与邻近效应，变压器的总损耗为

$$P_{\text{winding}} = I_{\text{rms}}^2 R_{\text{dc}} F_{\text{R}} \tag{38}$$

式中：I_{rms}为绕组电流有效值；R_{dc}为直流电阻；F_{R}为交流电阻系数，可采用 Dowell 模型计算得到，表达式为

$$F_{\text{R}} = \Delta \cdot \left[\frac{\sinh(2\Delta)+\sin(2\Delta)}{\cosh(2\Delta)-\cos(2\Delta)} + \frac{2(N_{\text{layer}}^2-1)}{3} \cdot \frac{\sinh(\Delta)-\sin(\Delta)}{\cosh(\Delta)+\cos(\Delta)} \right] \tag{39}$$

式中：N_{layer}为绕组层数；Δ为集肤深度比，Δ=h/δ，h 为导体厚度，δ为集肤深度，计算式为

$$\delta = \sqrt{\frac{\rho}{\pi f_{\text{s}} \mu_0}} \tag{40}$$

式中：ρ为导体的电阻率(铜为 1.68×10^{-8} Ω·m)；μ_0为真空磁导率。


R_{dc}的表达式为

$$R_{\text{dc}} = \frac{\rho l_{\text{turn}} N_{\text{a}}}{w_{\text{t}} h} \tag{41}$$


式中：l_{turn}为单匝导体的平均长度；N_{a}为总匝数。由此，利用上述参数可计算得到绕组的总损耗为 0.81 W。

瞬态场下，在 Simplorer 仿真中搭建双管反激电路来模拟实际工况，并连接变压器的 2D 降阶模型进行联合仿真。使用 Maxwell 瞬态场及 Simplorer 的外电路形式可准确仿真出变压器的磁心损耗与绕组损耗。


图 9(a)、9(b)为平面磁集成变压器损耗的仿真波形，变压器的磁心损耗与工作频率和磁通密度有关。由仿真结果可知，磁心损耗的平均值为 0.482 W，绕组损耗的平均值为 0.850 W，与本节理论计算结果相比，验证了设计的合理性。平面磁集成变压器一次侧 2 个绕组的漏感仿真波形如图 9(c)所示，当变压器的工作频率为 80 kHz 时，一次侧 2 个绕组的漏感分别为 1.81 μH 和 2.18 μH，且在整个频率变化范围内漏感的变化并不明显。漏感是由于磁通不完全耦合产生的，与绕组设计、磁通耦合、铁心结构等相关。此外，平面磁集成变压器的漏感远小于传统的高频变压器。



(a) 磁心损耗



(b) 绕组损耗



(c) 漏感


图 9　平面磁集成变压器损耗和漏感仿真波形

Fig. 9 Simulation waveforms of loss and leakage inductance of planar magnetic integrated transformer


3.3　平面磁集成变压器热仿真分析

变压器工作时，磁心与绕组会产生损耗，进而引起热量的增加。产生的热量一部分会发散到周围环境中，另一部分会使变压器自身温度升高。当产生的热量与传导的热量达到平衡时，变压器的温升达到稳定。借助 Ansys Workbench 平台，将 Maxwell 中的几何模型导入 Geometry(DM)，并联合 Icepak 热仿真观察平面磁集成变压器的磁心与绕组温度分布。

图 10(a)、10(b)分别为磁心与绕组温度分布。可以看出，磁心的最高温度为 39.435 ℃，主要集中于磁心中柱附近，而绕组的最高温度为 68.204 ℃。这是因为绕组中间层的散热效果较差，因此温度最高。整体来说，磁心温度低于绕组温度，因此绕组损耗作为主要热源，而磁心损耗作为次要热源。



(a) 磁心



(b) 绕组

图 10 平面磁集成变压器温度分布

Fig. 10 Temperature distributions of planar magnetic integrated transformer

4 实验验证

本文采用 FA13844N 电源芯片，根据第 2.3 节所述的参数进行设计，搭建了一台输入电压为 350.0~4 000.0 V、输出电压为 400 V、功率为 90 W 的样机，并测试了其相关性能。实验平台实物如图 11 所示。





图 11 实验平台实物

Fig. 11 Physical of experimental platform

通过打磨气隙使平面磁集成变压器的一次侧电感均约为 199.67 μH。在相同参数情况下设计变压器，采用漆包线绕制的传统磁集成变压器的漏感为 67.172 μH，而平面磁集成变压器的漏感更小，仅为 9.911 μH，降低了 57.261 μH。与传统磁集成变压器相比，平面磁集成变压器采用扁平结构，具有更小的骨架与体积；且绕组采用 PCB，对比利兹线绕组，具有更好的散热性能。变压器实测体积与对比实物分别如图 12(a)、12(b)所示。




(a) 平面磁集成变压器实测体积 (b) 体积对比实物

图 12 实测体积与对比实物


Fig. 12 Measured volume and physical of comparison volumes

在最低电压 350.0 V 和最高电压 4 000.0 V 输入时，传统磁集成变压器和平面磁集成变压器的 400 V 输出电压精度和纹波波形分别如图 13 和图 14 所示。由图可知，采用 2 种变压器电路的输出电压均能稳定输出 400 V 左右，但传统磁集成变压器 400 V 输出电压纹波最大为 2.98 V，而平面磁集成变压器最大纹波仅为 1.88 V，电压质量优于前者，有效减小了输出电压纹波，最高减小 1.10 V。

两路双管反激电路接入同一个磁集成变压器时，变压器的每一路输入电压在该变压器的作用下实现均压。传统与平面磁集成变压器对应的两路双




(a) 350.0 V输入时




(b) 4 000.0 V输入时

图 13　平面磁集成变压器输出及纹波波形

Fig. 13 Waveforms of planar magnetic integrated transformer output and ripple



(a) 350.0 V输入时




(b) 4 000.0 V输入时

图 14　传统磁集成变压器输出及纹波波形

Fig. 14 Waveforms of traditional magnetic integrated transformer output and ripple

管反激电路的 2 种变压器自均压结果如图 15 所示。可以看到，无论何种变压器，在磁集成变压器的作用下，自均压效果都较显著。

为验证 MOS 管选型是否合理，在满载情况下，本文分别在最低输入电压 350.0 V 和最高输入电压




(a) 平面磁集成变压器 350.0 V输入　(b) 平面磁集成变压器 4000.0 V输入

(c) 传统磁集成变压器 350.0 V输入　(d) 传统磁集成变压器 4000.0 V输入

图 15　2 种变压器自均压验证结果

Fig. 15 Voltage self-balancing verification results of two types of transformers

4 000.0 V 下，观察平面磁集成变压器一次侧两路双管反激拓扑中的 2 个下管的电压波形，其结果如图 16 所示。可以看出，即使在最高输入电压 4 000.0 V 下，耐压 1 500 V 的 MOS 管仍有 750 V 的裕量，验证了选型的合理性。



(a) 输入电压为350.0 V 时


(b) 输入电压为4000.0 V 时

图 16　开关管管压降验证结果


Fig. 16 Verification results of power switch voltage drop

当输入电压为额定电压 2 400.0 V 时，平面与传统磁集成变压器的开关管压降波形分别如图 17(a)、17(b)所示。可以看出，平面磁集成变压器的管压降明显低于传统集成变压器，开关管电压应力在额定电压下减小了 100 V。


令取能电源满功率工作，输入电压为 450.0~4 000.0 V，测试采用 2 种变压器样机的效率，如图 17(c)所示。可以看出，电源整体具有较高的效率，且平面磁集成变压器样机的效率明显高于传统磁集成变压器。



(a) 平面磁集成变压器



(b) 传统磁集成变压器



(c) 2种变压器样机效率

图 17 开关管管压降对比与样机效率

Fig. 17 Comparison of power switch voltage drop and efficiency of prototype

5 结语

本文设计了一种基于平面磁集成变压器的高位取能电源，首先分析了变压器漏感的影响、拓扑的模态和平面磁集成变压器的自均压原理；接着对驱动电路、MOS 管选型和平面磁集成变压器进行设计；最后搭建了可有效工作的样机。实验结果表明：与传统磁集成变压器相比，采用平面磁集成变压器漏感降低了 57.261 μH；同时有效减小了输出电压纹波，最高减小 1.10 V；开关管电压应力在额定电压下减小了 100 V，开关管在最高电压输入下仍有 750 V 的裕量，选型合理。虽然 2 种样机均能实现自均压，但采用平面磁集成变压器的样机比传统磁集成变压器样机具有更高的效率。

参考文献：

[1] 孙庆祝. 用于 MMC-HVDC 的高压宽输入取能电源研制[D]. 无锡: 江南大学, 2023.
Sun Qingzhu. Research on high voltage wide input power supply for MMC-HVDC [D]. Wuxi: Jiangnan University, 2023. (in Chinese)

[2] 孙一莹. MMC-HVDC 系统控制策略研究[D]. 北京: 华北电力大学, 2013.
Sun Yiying. Control strategies of MMC-HVD system [D]. Beijing: North China Electric Power University, 2013. (in Chinese)

[3] Hu Pengfei, Teodorescu R, Guerrero J M. Negative-sequence second-order circulating current injection for hybrid MMC under over-modulation conditions [J]. IEEE Journal of Emerging and Selected Topics in Power Electronics, 2020, 8(3): 2508-2519.

[4] 朱一昕, 刘淳铭, 侯大成, 等. 一种基于变压器集成的高位取能电源设计[J]. 电力电子技术, 2024, 58(5): 22-25.
Zhu Yixin, Liu Chunming, Hou Dacheng, et al. Design of a transformer integrated high level energy extraction power supply [J]. Power Electronics, 2024, 58(5): 22-25. (in Chinese)

[5] 孟涛, 安彦桦, 贲洪奇. 输入串联型变换器集成变压器

的分布电容影响机制与绕组布局方法[J]. 电工技术学报, 2021, 36(24): 5272-5282.
Meng Tao, An Yanhua, Ben Hongqi. Stray capacitances influences and windings layout of the integrated-transformer in the input-series converter [J]. Transactions of China Electrotechnical Society, 2021, 36(24): 5272-5282. (in Chinese)

[6] Li Jianbing, Hu Changchao, Pang Xuemin. Analysis of the leakage inductance of planar transformer [C]// 2009 9th International Conference on Electronic Measurement & Instruments. Beijing, China, 2009: 1-273-1-276.

[7] Qin Junliang, Yu Zhong, Sun Ke, et al. Analysis and simulation of parasitic parameters for PCB planar transformer [C]// 2012 International Conference on Control Engineering and Communication Technology. Shenyang, China, 2013: 241-244.

[8] Ma Xuejun, Wang Wei, Kang Yong, et al. Series of two transistors forward ZVZCS converter with phase-shifted control for high input voltage [C]// 30th Annual Conference of IEEE Industrial Electronics Society, 2004. IECON 2004. Busan, Korea, 2005: 761-766.

[9] Ghodke D V, Muralikrishnan K. ZVZCS, dual, two-transistor forward DC-DC converter with peak voltage of Vin/2, high input and high power application [C]// 2002 IEEE 33rd Annual IEEE Power Electronics Specialists Conference. Proceedings. Cairns, QLD, Australia, 2002: 1853-1858.

[10] Sha Deshang, Guo Zhiqiang, Liao Xiaozhong. Input-series connnected high frequency DC-DC converters with one transformer [C]// 2010 Twenty-Fifth Annual IEEE Applied Power Electronics Conference and Exposition (APEC). Palm Springs, CA, USA, 2010: 662-665.

[11] Song Xiaoqing, Sha Deshang, Liao Xiaozhong. Input-series common transformer connected PS-FB DC-DC converters for pulsed MIG welding [C]// 2012 Twenty-Seventh Annual IEEE Applied Power Electronics Conference and Exposition (APEC). Orlando, FL, USA, 2012: 2195-2199.

[12] 王涛, 罗森文, 段善旭. 高压输入多路串联反激辅助电源的分析及设计[J]. 电力电子技术, 2021, 55(5): 28-30, 34.
Wang Tao, Luo Senwen, Duan Shanxu. Design and analysis of flyback auxiliary power supply for high voltage input multi series [J]. Power Electronics, 2021, 55(5): 28-30, 34. (in Chinese)

[13] Meng Tao, Li Chunyan, Ben Hongqi, et al. An input-series flyback auxiliary power supply scheme based on transformer-integration for high-input voltage applications [J]. IEEE Transactions on Power Electronics, 2016, 31(9): 6383-6393.



朱一昕

作者简介：

朱一昕(1987—)，男，中国电源学会会员，博士，副教授。研究方向：电力电子技术及其应用。E-mail：yixinzhu1987@jiangnan.edu.cn。

张威(2000—)，男，通信作者，硕士研究生。研究方向：电力电子技术及其应用。E-mail：2247097160@qq.com。

刘淳铭(1998—)，中国电源学会学生会员，硕士研究生。研究方向：电力电子技术及其应用。E-mail：6211925012@stu.jiangnan.edu.cn。

许德智(1985—)，男，中国电源学会会员，博士，教授。研究方向：电气系统故障诊断与容错控制。E-mail：xudezhi@seu.edu.cn。

(责任编辑：孙美菊)