

DOI: 10.13234/j.issn.2095-2805.2024.3.93

中图分类号: TM571

文献标志码: A

采用大芯片的高功率密度 SiC 功率模块设计

李东润^{1,2}, 宁圃奇^{1,2}(中国电源学会会员), 康玉慧¹, 范涛^{1,2},
雷光寅^{3,4}, 史文华^{3,5}

(1. 中国科学院电工研究所, 北京 100190; 2. 中国科学院大学, 北京 100049; 3. 复旦大学工程与应用
技术研究院超越照明所, 上海 200433; 4. 复旦大学宁波研究院, 宁波 315327; 5. 清纯半导体(宁波)
有限公司, 宁波 315226)

摘要: 碳化硅 SiC (silicon carbide) 器件具备耐高压、低损耗和高热导率等优势, 对电动汽车行业发展具有重要意义。提出一种利用大芯片封装的 SiC MOSFET 功率模块设计, 并开展实验分析模块的电气性能; 搭建仿真对仅有电特性与电特性和温度负反馈结合这 2 种情况下模块温度进行对比研究。仿真结果表明, 在相同工作条件下, 采用大芯片封装设计的 SiC MOSFET 功率模块导通电流能力更强, 温度变化更小, 电气性能有所提升。

关键词: 电动汽车; 功率密度; 碳化硅芯片; 功率模块; 封装

Design of High Power Density SiC Power Module with Large Chips

LI Dongrun^{1,2}, NING Puqi^{1,2}, Member, CPSS, KANG Yuhui¹, FAN Tao^{1,2},
LEI Guangyin^{3,4}, SHI Wenhua^{3,5}

(1. Institute of Electrical Engineering, Chinese Academy of Sciences, Beijing 100190, China; 2. University of Chinese Academy of Sciences, Beijing 100049, China; 3. Institute of Future Lighting, Academy for Engineering & Technology, Fudan University, Shanghai 200433, China; 4. Research Institute of Fudan University in Ningbo, Ningbo 315327, China; 5. SiChain Semiconductors, Ningbo 315226, China)

Abstract: Silicon carbide (SiC) devices possess advantages such as high voltage resistance, low losses and high thermal conductivity, making them of significant importance for the development of the electric vehicle industry. A design for a SiC MOSFET power module utilizing large-chip packaging was proposed, and experiments were conducted to analyze the module's electrical performance. Simulations were set up to compare the module temperature under two conditions, i.e., electrical characteristics only and a combination of electrical characteristics and temperature feedback. Simulation results indicate that under identical operating conditions, the SiC MOSFET power module designed with large-chip packaging exhibited stronger conduction current capability, smaller temperature variations and improved electrical performance.

Keywords: Electric vehicle; power density; silicon carbide (SiC) chip; power module; packaging

电机驱动是电动车的关键部件, 对车辆的动力性、操纵效率、稳定性和安全可靠具有重大影响。

收稿日期: 2024-02-06; 修回日期: 2024-02-19; 录用日期: 2024-02-20; 网络首发日期: 2024-04-23

基金项目: 国家重点研发计划资助项目(2021YFB2500600); 中国科学院青年交叉团队资助项目(JCTD-2021-09)

This work is supported by National Key Research and Development Program of China under the grant 2021YFB2500600; CAS Youth Multi-discipline Project under the grant JCTD-2021-09

目前, 电动汽车电机驱动以高性能、稳定和可靠作为研究目标^[1]。在当前纯电动和插电式混合动力汽车动力系统中, 多采用传统硅基材料为主的绝缘栅双极晶体管 IGBT (insulated gate bipolar transistor) 或场效应晶体管 MOSFET (metal-oxide-semiconductor field-effect transistor)。用碳化硅 SiC (silicon carbide) 材料制作的功率半导体器件, 相比于目前常用的硅 Si (silicon) 器件具有高击穿电压强度、低损耗和高热导率的优势^[2], 可以降低电机驱动系统的功率损耗。因此将

SiC 功率器件应用到电动汽车,从而降低电驱动系统的损耗,提升整车效率,对电动汽车的普及具有重要意义^[3-7]。

SiC MOSFET 从 2001 年开始逐渐商业化,为工业电子应用带来了性能上的重大飞跃^[8]。CREE 公司的器件通过改进元胞尺寸的手段,元胞尺寸从第一代产品的 $10\ \mu\text{m}$ 降低至第三代产品的 $6\ \mu\text{m}$,比导通电阻也从发布第一代产品的 $12\ \text{m}\Omega\cdot\text{cm}^2$ 降至第三代产品的 $3.78\ \text{m}\Omega\cdot\text{cm}^2$,2015 年其 $1.2\ \text{kV}$ 器件室温比导通电阻为 $2.7\ \text{m}\Omega\cdot\text{cm}^2$ 。同时,每代产品的单芯片通流能力不断增大,同功率等级的芯片面积在逐渐缩小。

目前,大功率 SiC 模块封装技术主要研究 4 个问题:①降低直流母排间的寄生电感;②提升模块可运行的最高温度;③降低结壳热阻;④提升模块功率密度和通流能力,延长模块寿命。Tatsumi K 等^[9]提出了一种镍微镀层键合技术的 $650\ \text{V}/100\ \text{A}$ SiC 功率模块,使模块耐高温能力得到了增强。Ke Haotao 等^[10]开发了一种基于互感抵消和多层传热的 3-D 互连 $1\ 200\ \text{V}/50\ \text{A}$ SiC 半桥功率模块,增加了模块的散热路径。

针对清纯半导体的大电流芯片,本文提出了一种适用于大通流能力芯片的 SiC MOSFET 功率模块,通过双脉冲实验测试其电气性能,并通过仿真对比分析未来大电流模块应用该芯片的优势。

1 叠层 DBC 功率模块设计开发与测试

国产 SiC 芯片近年来不断进步,批量生产了 $1\ 200\ \text{V}\ 80\ \text{m}\Omega/40\ \text{m}\Omega/25\ \text{m}\Omega/16\ \text{m}\Omega$ SiC MOSFET 芯片产品,正在逐渐占领市场。图 1 展示了国内某半导体公司三代 SiC MOSFET 产品的导通电阻变化,可以看出每一代产品的导通电阻相对上一代均有 40% 的大幅度降低,而且在高温条件下导通电阻的升高幅度较小^[11]。2023 年底,清纯半导体开发出 $1\ 200\ \text{V}\ 3.5\ \text{m}\Omega@25\ \text{C}$ 大尺寸芯片 SG2MA35120B,在 $150\ \text{C}$ 情况下导通电流可达 $350\ \text{A}$ 。




图 1 国内某公司 $1\ 200\ \text{V}$ 三代产品的导通电阻发展情况
Fig. 1 Development trend of on-resistance for $1\ 200\ \text{V}$ 3rd-generation products of a domestic company

另一方面,随着功率器件封装技术的不断发展,近年来 SiC 功率模块的功率等级不断提高,图 2 展示了从 2010 年至今不同公司 SiC MOSFET 模块产品在 $1\ 200\ \text{V}$ 电压、 $175\ \text{C}$ 工作条件下的电流等级。低杂感半桥模块封装和 HPD (Hybrid PACK Drive) 封装内部并联芯片的数量不断增多,配合单芯片通流能力的提高,功率模块的通流能力不断增大,使之更加适合大功率车用电机驱动系统。




图 2 SiC MOSFET 和 HPD 封装模块电流等级
Fig. 2 Current rating of SiC MOSFET and HPD packaged modules

在本研究中,功率模块封装采用叠层 DBC 方法,底部 DBC 和顶部 DBC 这 2 个部分可分别传导电流。该种封装可大幅度降低寄生阻抗,并能平衡芯片间的通流、散热性能,适合并联较多数量的芯片,如图 3^[12]所示。叠层 DBC 方法可以有效确保设计样品的成品率,而大芯片的引入可以进一步平衡芯片间的通流性能。图 4 为本文设计开发的 $800\ \text{V}/350\ \text{A}$ 大芯片 SiC 功率模块样品,通过有限元仿真计算出寄生电感约为 $8.3\ \text{nH}$ 。在样品开发中,为保证大尺寸芯片正常功能,降低试错成本,在另一桥臂并联了 4 颗 $1\ 200\ \text{V}/16\ \text{m}\Omega$ SiC MOSFET 芯片配合使用。

在器件性能测试过程中,为了获取功率器件的

静态参数和动态参数,对比不同功率器件的参数和性能,评估驱动电路的设计合理性,通常使用双脉冲测试。本文搭建了双脉冲实验电路以实现该实验目的,双脉冲实验电路主要包含直流电源、容值较大的母线电容、被试 SiC 功率器件、脉冲发生器和电感负载。在双脉冲实验中,电流使用罗氏线圈测量,弱电脉冲信号和模块功率端子间的电压均使用高压隔离差分探头测量。搭建好的测试平台如图 5 所示,实验结果波形如图 6 所示,可以看出:本研究开发的叠层 DBC 功率模块在 800 V 母线和 150°C 条件下工作状态良好,第一个脉冲沿关断处的电流达到 350 A。




图 3 叠层 DBC 封装研究进展^[12]
Fig. 3 Progress in research on multilayer DBC packaging^[12]



图 4 采用大芯片的高功率密度 SiC 功率模块实物
Fig. 4 Prototype of high power density SiC power module with large chips

常规键合型功率模块由于较长的键合线具有更大的回路杂散电感,在电气性能及可靠性方面受到诸多限制^[13]。作为对比测试,使用同芯片的常规键合型模块在直流电压达到 650 V 时,门极信号已经出现明显振荡,电压继续升高难以保证正常

工作,如图 7 所示,可见:相比常规键合型模块,本研究设计开发的叠层 DBC 功率模块性能明显得到了提升。




图 5 双脉冲测试实验平台

Fig. 5 Experimental platform for dual-pulse test




图 6 功率模块双脉冲测试波形

Fig. 6 Waveforms of power module in dual-pulse test




图 7 传统封装模块测试波形

Fig. 7 Waveforms of traditional packaged module in test

在实验过程中,需要注意探头的摆放位置以确保信号不受干扰。如图 8 所示,当高压隔离差分探




图 8 由于探头摆放位置造成的异常振荡波形

Fig. 8 Abnormal oscillation waveform caused by probe placement

头放置于母排电容上方时,实验波形可能会出现异常的振荡,会影响测试者判断模块能否正常工作,可经调整差分探头的位置来重新进行实验,信号的异常振荡一般能得到解决。

2 应用大电流芯片的功率模块设计分析

目前,在车用电机驱动中流行的 HPD 如图 9 所示,该模块分为 3 个桥臂单元以支持三相运行,其功率等级可达到 1 200 V/680 A@150 °C,一般采用每相并联 8 颗 16 mΩ 芯片的方法实现。封装功率如果使用 3.5 mΩ 的 SiC 芯片,配合叠层 DBC 封装方法,每个桥臂单元可并联 4 个芯片。后续进行合理的散热系统设计后,该模块的功率等级可达到 1 200 V/1 400 A。本文参考了现有每相桥臂 DBC 尺寸,设计了一相 DBC 子单元图案及各芯片位置(如图 10 所示),可充分应用模块封装的许用设计空间,芯片间隙约为 2 mm。作为对比,如果使用 16 颗 16 mΩ 芯片并联,不仅芯片间隙会变小(1 mm),且存在更多键合线跨越其他芯片的情况,其寄生阻抗变得不平衡。

受到现有 SiC 芯片设计和工艺限制,量产 MOSFET 芯片个体的参数差异远高于 Si IGBT 芯片^[14-15]。即使在功率模块制作前期进行筛选,较低的一致性仍会带来不均流、不均温问题。文献[16]统计了相同批次 SiC MOSFET 在阈值电压 V_{th} 、导通电阻 R_{ds} 和跨导系数 g_{fs} 的参数分布如图 11 所示,可以看到,即便在加工工艺完全一致的前提下, V_{th} 、 R_{ds} 和 g_{fs} 相对于均值分别达到了 $\pm 40\%$ 、 $\pm 15\%$ 和 $\pm 7\%$ 的分布范围,给多芯片并联使用造成了极大的困难。在此基础上,减少并联芯片数量,降低因参数分布带来的芯片间不均流、不均温影响变得尤为重要。虽然 SiC MOSFET 芯片本身具有正温度系数,当并联芯片中某颗芯片因为导通电阻较小流通较大电流时,芯片结温会高于其他芯片,高结温下导通电阻增大促使通流降低,可以在一定程度上抑制不均流现象,但是由于并联芯片之间存在较大差异,在工

况剧烈变化过程中这种负反馈效应影响较小,各芯片结温仍具有较大差别^[17]。




图 9 现有 HPD 封装模块实物

Fig. 9 Prototype of existing HPD packaged module




图 10 改进前、后的 HPD 封装示意

Fig. 10 Schematic of HPD packaging before and after improvement




图 11 产品参数分布结果^[16]

Fig. 11 Distribution results of product parameters^[16]

综上所述, SiC MOSFET 芯片的热特性与电特性之间具有紧密的耦合关系,在模块工作时,功率芯片的损耗以热量的形式传递至模块底部,同时芯片的结温温度又会反作用于元件的电特性参数,进而使模块整体的工作特性产生变化,一般研究会通过电路和热路联合仿真进行分析^[18]。

在 MOSFET 模块内部,物理结构各层的热传导系数不同,一般采用四阶 Foster 热阻抗网进行表述。在本研究中,采用 4 个 3.5 mΩ 芯片并联的模块化需要分为 4 条热支路,采用 16 个 16 mΩ 并联的模块化需要分为 16 条热支路,来表达半个桥臂的温度特性变化。目前,研究人员^[9]大多采用 Foster 热网络和 Cauer 热网络模型对 MOSFET 结温进行计算。相比 Cauer 模型,Foster 模型更易于获取参数,因此应用较为广泛。本研究采用 Foster 热网络模型,其热阻计算可表示为

$$Z_{th} = \sum_{i=1}^n R_i \left(1 - e^{-\frac{t}{R_i C_i}} \right) \quad (1)$$

式中: Z_{th} 为芯片结壳瞬间热阻; R_i 为等效电阻网络电阻; C_i 为等效电阻网络电容。

通过拉普拉斯变换将 Foster 热阻网络表达式改写为频域形式,即

$$Z(s) = \sum \frac{R_{th} \cdot 1/s C_{th}}{R_{th} + 1/s C_{th}} = \sum \frac{R_{th}}{1 + s\tau} \quad (2)$$

式中, τ 为时间常数。

进一步,可计算得到结温的瞬态响应函数表达式为

$$T_j = T_c + (P_{fw/T} + P_{on/T}) Z = T_c + (P_{fw/T} + P_{on/T}) \sum \frac{R_{th}}{1 + s\tau} \quad (3)$$

式中: T_c 为初始结温; $P_{fw/T}$ 为通态功率; $P_{on/T}$ 为开通功率。

本研究对模块开展有限元热仿真,通过加载热源记录样品底部的温度,得到瞬态热阻抗曲线,进而得到热仿真模型。该热路中芯片间的相互影响较小,可省略关联项以加快仿真速度^[20],所设计的电路、热路联合仿真如图 12 所示。在仿真中,采用压控电压源的方式模拟温度变化对 SiC MOSFET 的影响(如图 13 所示)。该方法在本文研究前期的对比分析中取得了较好的效果,因此根据有限元仿真结果,本文抽取了热路参数,其中 3.5 mΩ 芯片和 16 mΩ 芯片的最小、最大典型值见表 1,并设置了相关压控电压源的系数。

随着并联芯片个数的增多,当负载突增时,并联芯片流通电流的差异会随时间不断变大。利用 MATLAB 软件对器件的热网络进行仿真,利用 Sim Power System 工具箱搭建模型,假设负载线性增加,每毫秒增加 10%,时间步长为 0.01 ms。当不考虑温度对电流的负反馈效应时,即设置图 13 中压控电压源的系数为 0。并联芯片间的最大温差仿真结果如图 14 虚线所示,在该仿真中由于负载线性变化,各芯片的电流曲线也近似呈直线变化,其中使用 4 个 3.5 mΩ 芯片的结温差别较小。当考虑 SiC 工作时具有正温度系数,图 13 中压控电压源




图 12 电路、热路联合仿真示意

Fig. 12 Schematic of combined simulation of circuit and thermal impedance network

的系数为预设值,加入温度对电气性能的负反馈后,仿真结果如图 14 实线所示。可以发现并联芯片间的最大温差小于不考虑温度负反馈时的仿真结果,使用 4 个 3.5 mΩ 芯片的最大温差小于 16 个 16 mΩ 芯片的情况。




图 13 温度对电特性反馈部分

Fig. 13 Temperature feedback on electrical characteristics

表 1 3.5 mΩ 芯片和 16 mΩ 芯片的最小、最大典型值

Tab. 1 Minimum and maximum typical resistance values of 3.5 mΩ chip and 16 mΩ chip

$R_{ds(on)}$	25 °C		150 °C	
	最小值	最大值	最小值	最大值
4 个 3.5 mΩ 芯片	3.0	4.0	4.5	6.2
16 个 16 mΩ 芯片	14.5	21.0	23.0	36.0




图 14 仿真温度变化结果

Fig. 14 Simulation results of temperature change

考虑封装过程中带来的寄生阻抗不平衡,以及散热路径的不平衡,该仿真中的电流差异可能进一步扩大,采用较少数量的大电流并联后,相比于并联大量的小电流芯片,结温差别更容易被控制在可接受的范围内,有利于进一步提升模块的电气性能和可靠性。

3 结语


本文针对大功率电机驱动系统,利用叠层 DBC 封装技术设计开发了一种基于 3.5 mΩ SiC 芯片的

功率模块,开展了双脉冲电气性能测试,800 V 母线和 150 °C 条件下工作状态良好;对于车用电机驱动产品中常用的 HPD 模块,进行了电流拓展设计,可将现有的 1 200 V/680 A@150 °C 拓展至 1 200 V/1 400 A@150 °C;对于并联 4 个 3.5 mΩ 芯片的设计和并联 16 个 16 mΩ 芯片的设计,利用仿真对比了不考虑温度负反馈时和考虑温度负反馈时的电气特性,结果表明,采用 4 个 3.5 mΩ 芯片并联的设计在结温差别方面具有一定优势。

参考文献:

- [1] Reimers J, Dorn-Gomba L, Mak C, et al. Automotive traction inverters: Current status and future trends [J]. IEEE Transactions on Vehicular Technology, 2019, 68(4): 3337-3350.
- [2] 盛况,任娜,徐弘毅.碳化硅功率器件技术综述与展望[J].中国电机工程学报,2020,40(6):1741-1753.
Sheng Kuang, Ren Na, Xu Hongyi. A recent review on silicon carbide power devices technologies [J]. Proceedings of the CSEE, 2020, 40(6): 1741-1753 (in Chinese).
- [3] Yang Fengtao, Jia Lixin, Wang Laili, et al. Interleaved planar packaging method of multichip SiC power module for thermal and electrical performance improvement [J]. IEEE Transactions on Power Electronics, 2022, 37(2): 1615-1629.
- [4] Zhang Boyi, Wang Shuo. A survey of EMI research in power electronics systems with wide-bandgap semiconductor devices [J]. IEEE Journal of Emerging and Selected Topics in Power Electronics, 2020, 8(1): 626-643.
- [5] 孙帅,林仲康,唐新灵,等.宽禁带半导体器件开关振荡研究综述[J].中国电机工程学报,2024,44(6):2386-2408.
Sun Shuai, Lin Zhongkang, Tang Xinling, et al. A review of switching oscillation in wide band gap semiconductor devices [J]. Proceedings of the CSEE, 2024, 44(6): 2386-2408 (in Chinese).
- [6] 李宇雄,陈材,康勇.基于极低寄生参数 SiC 模块的传导 EMI 噪声抑制[J].电力电子技术,2018,52(8):22-25.
Li Yuxiong, Chen Cai, Kang Yong. Using ultra-low parasitic parameter to reduce EMI noise of condition for SiC module [J]. Power Electronics, 2018, 52(8): 22-25 (in Chinese).
- [7] Chen Cai, Luo Fang, Kang Yong. A review of SiC power

- module packaging: Layout, material system and integration [J]. CPSS Transactions on Power Electronics and Applications, 2017,2(3):170-186.
- [8] 张园览,张清纯. SiC 芯片微型化及发展趋势[J]. 机车电传动, 2023(5): 46-62.
Zhang Yuanlan, Zhang Qingchun. Review on miniaturization and development trends of SiC devices [J]. Electric Drive for Locomotives, 2023(5): 46-62 (in Chinese).
- [9] Tatsumi K, Morisako I, Wada K, et al. High temperature resistant packaging technology for SiC power module by using Ni micro-plating bonding [C]// 2019 IEEE 69th Electronic Components and Technology Conference(ECTC). Las Vegas, NV, USA, 2019: 1451-1456.
- [10] Ke Haotao, Mehrotra U, Hopkins D C. 3-D prismatic packaging methodologies for wide band gap power electronics modules [J]. IEEE Transactions on Power Electronics, 2021, 36(11): 13057-13066.
- [11] Casady J, Sabri S, Ryu S H, et al. New SiC 1 200 V power MOSFET & compact 3.25 mOhm, 41 mm power module for industrial applications [C]// PCIM Europe 2018: International Exhibition and Conference for Power Electronics, Intelligent Motion, Renewable Energy and Energy Management. Germany, 2018: 1-8.
- [12] Ning Puqi, Hui Xiaoshuang, Kang Yuhui, et al. Review of hybrid packaging methods for power modules [J]. Chinese Journal of Electrical Engineering, 2023, 9(4): 23-40.
- [13] Lee H, Smet V, Tummala R. A review of SiC power module packaging technologies: Challenges, advances, and emerging issues [J]. IEEE Journal of Emerging and Selected Topics in Power Electronics, 2020, 8(1): 239-255.
- [14] Riccio M, Borghese A, Romano G, et al. Analysis of device and circuit parameters variability in SiC MOSFETs-based multichip power module [C]// 2018 20th European Conference on Power Electronics and Applications(EPE'18 ECCE Europe). Riga, Latvia, 2018: 1-9.
- [15] Borghese A, Riccio M, Fayyaz A, et al. Statistical analysis of the electrothermal imbalances of mismatched parallel SiC power MOSFETs [J]. IEEE Journal of Emerging and Selected Topics in Power Electronics, 2019, 7(3): 1527-1538.
- [16] 柯俊吉,赵志斌,孙鹏,等. 器件参数对 SiC MOSFET 并联均流影响的统计分析[J]. 半导体技术, 2018, 43(3): 181-187.
Ke Junji, Zhao Zhibin, Sun Peng, et al. Influence of devices parameters on the current sharing of paralleled SiC MOSFETs using statistics analysis [J]. Semiconductor Technology, 2018, 43(3): 181-187 (in Chinese).
- [17] Alizadeh R, Alan Mantooh H. A review of architectural design and system compatibility of power modules and their impacts on power electronics systems [J]. IEEE Transactions on Power Electronics, 2021, 36(10): 11631-11646.
- [18] Tsibizov A, Kovačević-Badstübner I, Kakarla B, et al. Accurate temperature estimation of SiC power MOSFETs under extreme operating conditions [J]. IEEE Transactions on Power Electronics, 2020, 35(2): 1855-1865.
- [19] Beckedahl P, Buetow S, Maul A, et al. 400 A, 1200 V SiC power module with 1nH commutation inductance [C]// CIPS 2016; 9th International Conference on Integrated Power Electronics Systems. Nuremberg, Germany, 2016: 1-6.
- [20] Huang Yunhao, Ning Puqi, Cao Han, et al. A novel method for busbar design of electric vehicle motor drive [J]. World Electric Vehicle Journal, 2021, 12(4): 186.



李东润

作者简介:

李东润(2000-),男,硕士研究生。研究方向:高功率密度电机驱动系统的集成优化。E-mail:ldr18@mail.iee.ac.cn。

宁圃奇(1982-),男,中国电源学会会员,通信作者,博士研究生,研究员。研究方向:功率模块封装。E-mail:npq@mail.iee.ac.cn。

康玉慧(1993-),女,硕士,研究员。研究方向:半导体器件特性建模及模块封装技术。E-mail:kangyuhui@mail.iee.ac.cn。

范涛(1981-),男,博士,研究员。研究方向:电机设计。E-mail:fantao@mail.iee.ac.cn。

雷光寅(1982-),男,博士,研究员。研究方向:功率模块封装。E-mail:guangyinlei@fudan.edu.cn。

史文华(1987-),男,博士,副研究员。研究方向:功率半导体器件。E-mail:swh@sichainsemi.com。